PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-235519

(43)Date of publication of application: 29.08.2000

(51)Int.Cl.

G06F 12/08 G06F 12/12

(21)Application number : 11-356678

(71)Applicant: NEC CORP

(22)Date of filing:

15.12.1999

(72)Inventor: MIYAZAKI MITSUHIRO

(30)Priority


Priority number: 10356815 Priority date: 15.12.1998 Priority country: JP

(54) CACHE SYSTEM AND CACHE PROCESSING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To realize both of high speed data access and a high cache bit rate at high levels by improving the storing performance of a cache line having a high bit rate and the using efficiency of a cache memory space.

SOLUTION: In a cache part obtained by combining an FSA type cache and a cache such as a DM type cache other than the FSA type, tag comparison is simultaneously executed by both the caches. When count values related to the numbers of cache hits of respective cache lines of the FSA type cache are stored and a certain cache line in the FSA type e.g. is hit, '1' is added to the count value of the cache line, and when both cache tables are mis-hit, '1' is simultaneously subtracted from the count values of all cache lines. Since the data of respective caches are managed/transferred by using the count values in accordance with respective cases, the overlap of data in both the caches is removed, a cache line of a high bit



rate is stored in the FSA type cache and the FSA type cache of a high speed and a high bit rate can be realized.

LEGAL STATUS

[Date of request for examination]

15.12.1999

[Date of sending the examiner's decision of

30.07.2002

rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-235519 (P2000-235519A)

(43)公開日 平成12年8月29日(2000.8.29)

(51) Int.Cl. ⁷		識別記号	FΙ		テーマコード(参考)
G06F	12/08		G06F	12/08	F
•					В
					S
	12/12			12/12	A

請求項の数27 OL (全 29 頁) 審查請求 有

(21)出願番号 特願	平11-356678	(71)出願人	000004237
-------------	------------	---------	-----------

日本電気株式会社 (22)出願日 平成11年12月15日(1999.12.15) 東京都港区芝五丁目7番1号

(72)発明者 宮崎 充弘

(31) 優先権主張番号 特願平10-356815 東京都港区芝五丁目7番1号 日本電気株 (32)優先日 平成10年12月15日(1998.12.15)

式会社内 (74)代理人 100084250

(33)優先権主張国 日本 (JP)


弁理士 丸山 隆夫

(54) 【発明の名称】 キャッシュシステムおよびキャッシュ処理方法

(57)【要約】

【課題】 使用頻度の高いキャッシュラインの保持性能 とキャッシュメモリ空間の使用効率が低く、ヒット率が まだ低かった。

【解決手段】 FSA方式キャッシュとDM方式キャッ シュ等のFSA方式以外のキャッシュとを組み合わせた キャッシュ部においてタグ比較が両キャッシュで同時に 行われる。FSA方式キャッシュの各キャッシュライン のキャッシュヒットの数に関するカウント値が保持さ れ、例えばFSA方式キャッシュのあるキャッシュライ ンがヒットした場合にはそのキャッシュラインのカウン ト値が+1され、両キャッシュテーブルがミスヒットし た場合には全キャッシュラインのカウント値が一斉に一 1される。このカウント値を用いて各場合に応じて各キ ャッシュのデータの管理/転送が行われることにより、 両キャッシュへのデータの重複が無くされ、FSA方式 キャッシュに高ヒット率のキャッシュラインが保持さ れ、高速かつ高ヒット率の前記キャッシュ部が実現され る。



【特許請求の範囲】

【請求項1】 CPU (Central Processing Unit) (50)、MPU (MicroProcessor Unit) 等のデータ処理ユニット(50)の、メインメモリ(21) 等の外部メモリ(20,21)へのアクセス回数を削減するためのキャッシュシステムにおいて、

キャッシュヒット率の高いキャッシュラインの保持が可能なFSA (フルセットアソシアティブ) 方式キャッシュ (TA) であり、入力アドレスデータから抽出された 10 第1 のタグ (#1) が前記FSA方式キャッシュ (TA) の活性なキャッシュラインに格納されていた第1 のタグ (#1) の一つと一致した場合に、その一致した第1 のタグ (#1) に対応する活性なキャッシュラインに格納されていたデータが前記データ処理ユニット (50) によりキャッシュデータとして読み込まれるFSA方式キャッシュ (TA) と、

前記キャッシュシステムにおいて前記FSA方式キャッシュ(TA)と組み合わせられる形で設けられキャッシュヒット判定のためのタグ比較を前記FSA方式キャッ 20シュ(TA)と同時に行うFSA方式以外のキャッシュ(TB,TC)であり、前記入力アドレスデータから抽出された第2のタグ(#2)が前記FSA方式以外のキャッシュ(TB,TC)の前記入力アドレスデータから抽出されたインデックスに対応する活性なキャッシュラインに格納されていた第2のタグ(#2)に対応する活性なキャッシュラインに格納されていた第2のタグ(#2)に対応する活性なキャッシュラインに格納されていたデータが前記データ処理ユニット(50)によりキャッシュデータとして読み込まれるFSA方式以外のキャッシュ(TB,T 30 C)と、

前記FSA方式キャッシュ(TA)の各キャッシュラインに対応して設けられ、前記キャッシュラインに生じたキャッシュヒットの回数に関するキャッシュヒットカウント格納手段(AC)と、

前記FSA方式キャッシュ (TA) の各キャッシュラインのキャッシュヒットをカウントし、前記キャッシュヒットカウント格納手段 (AC) に格納される前記キャッシュヒットカウント値を管理し更新するキャッシュヒッ 40トカウント管理手段とを備え、

前記FSA方式以外のキャッシュ(TB, TC)に前記インデックスに対応する非活性なキャッシュラインが存在せず前記FSA方式キャッシュ(TA)に1以上の非活性なキャッシュラインが存在する時に前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合は、前記FSA方式以外のキャッシュ(TB, TC)のミスヒットした前記インデックスに対応するあるキャッシュラインに格納されていたデータが前記FSA方式キャッシュ

(TA)の前記非活性なキャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ(20, 21)からフェッチされたデータは前記FSA方式キャッシュ(TA)へのデータ転送元となった前記FSA方式以外のキャッシュ(TB, TC)の前記キャッシュラインに書き込まれ、

前記FSA方式以外のキャッシュ(TB, TC)に前記インデックスに対応する非活性なキャッシュラインが存在せず前記FSA方式キャッシュ(TA)が活性なキャッシュラインで一杯な時に前記FSA方式キャッシュ

(TA) と前記FSA方式以外のキャッシュ (TB, TC) の両方がミスヒットした場合は、前記FSA方式以外のキャッシュ (TB, TC) のミスヒットした前記インデックスに対応するあるキャッシュラインに格納されていたデータが前記FSA方式キャッシュ (TA) の最小のキャッシュヒットカウント値を持つキャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ (20, 21) からフェッチされたデータは前記FSA方式キャッシュ (TA)へのデータ転送元となった前記FSA方式以外のキャッシュ (TB, TC) の前記キャッシュラインに書き込まれ

前記FSA方式以外のキャッシュ(TB, TC)に前記インデックスに対応する非活性なキャッシュラインが存在する時に前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合は、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェッチされたデータは前記FSA方式以外のキャッシュ(TB, TC)の前記インデックスに対応する非活性なキャッシュラインに書き込まれることを特徴とするキャッシュシステム。

【請求項2】 前記FSA方式キャッシュ (TA) のあるキャッシュラインがキャッシュヒットした場合には、前記キャッシュヒットカウント管理手段はそのキャッシュラインの前記キャッシュヒットカウント値を1つインクリメントし、

前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB,TC)の両方がミスヒットした場合には、前記キャッシュヒットカウント管理手段は前記FSA方式キャッシュ(TA)の全キャッシュラインの前記キャッシュヒットカウント値を一斉に1つデクリメントすることを特徴とする請求項1記載のキャッシュシステム。

【請求項3】 前記FSA方式キャッシュ (TA) のあるキャッシュラインがキャッシュヒットした場合には、前記キャッシュヒットカウント管理手段はそのキャッシュラインの前記キャッシュヒットカウント値を1つインクリメントし、

前記FSA方式キャッシュ(TA)がミスヒットした場

40

合には、前記キャッシュヒットカウント管理手段は前記 FSA方式キャッシュ (TA) の全キャッシュラインの 前記キャッシュヒットカウント値を一斉に1つデクリメ ントすることを特徴とする請求項1記載のキャッシュシ ステム。

【請求項4】 前記FSA方式キャッシュ(TA)のあ るキャッシュラインがキャッシュヒットした場合には、 前記キャッシュヒットカウント管理手段はそのキャッシ ュラインの前記キャッシュヒットカウント値を1つイン クリメントすることを特徴とする請求項1記載のキャッ 10 シュシステム。

【請求項5】 前記FSA方式以外のキャッシュ (T B, TC) として、ダイレクトマッピング方式キャッシ ュ (TB) が用いられることを特徴とする請求項1から 4のうちのいずれか1項に記載のキャッシュシステム。 【請求項6】 前記FSA方式以外のキャッシュ(T B, TC) として、Nウェイセットアソシアティブキャ ッシュ (TC) (N=2, 4, 8, ···) が用いられ ることを特徴とする請求項1から4のうちのいずれか1 項に記載のキャッシュシステム。

【請求項7】 前記FSA方式キャッシュ(TA)の各 キャッシュラインに対応して設けられ、前記キャッシュ ラインに生じた最新のキャッシュヒットの日時に関する データを格納するキャッシュヒット日時格納手段をさら に備え、

前記FSA方式以外のキャッシュ(TB, TC)に前記 インデックスに対応する非活性なキャッシュラインが存 在せず前記FSA方式キャッシュ(TA)が活性なキャ ッシュラインで一杯な時に前記FSA方式キャッシュ

(TA) と前記FSA方式以外のキャッシュ (TB, T 30 C) の両方がミスヒットした前記場合には、前記キャッ シュヒット日時格納手段に格納された前記データに基づ いて前記FSA方式キャッシュ(TA)の前記最小のキ ャッシュヒットカウント値を持つ前記キャッシュライン の中から最近のキャッシュヒットが最も古いキャッシュ ラインが選択され、その選択されたキャッシュラインが 前記FSA方式以外のキャッシュ (TB, TC) から前 記FSA方式キャッシュ (TA) への前記データ転送の 転送先として指定されることを特徴とする請求項1から 6のうちのいずれか1項に記載のキャッシュシステム。

【請求項8】 各インデックスに対応して設けられ、そ のインデックスに対応するN本のキャッシュラインの中 で最近のキャッシュヒットが最も古いキャッシュライン を示すためのLRU (Least Recently Used) 値を格納するLRU格納手段をさらに備え、 前記Nウェイセットアソシアティブキャッシュ (TC) に前記インデックスに対応する非活性なキャッシュライ ンが存在せず前記FSA方式キャッシュ(TA)に1以 上の非活性なキャッシュラインが存在する時に前記FS A方式キャッシュ(TA)と前記Nウェイセットアソシ 50 ブ)方式キャッシュ(TA)と前記FSA方式キャッシ

4 アティブキャッシュ (TC) の両方がミスヒットした前 記場合には、前記Nウェイセットアソシアティブキャッ シュ(TC)のN本のミスヒットしたキャッシュライン の中から前記LRU値により指定されたキャッシュライ ンが選択され、その選択されたキャッシュラインに格納 されていたデータが前記FSA方式キャッシュ(TA) の前記非活性なキャッシュラインのうちの一つに転送さ れ、前記両方のキャッシュのミスヒットにより前記外部 メモリ(20, 21)からフェッチされたデータは前記 FSA方式キャッシュ (TA) へのデータ転送元となっ た前記Nウェイセットアソシアティブキャッシュ(T C) の前記選択されたキャッシュラインに書き込まれ、 前記Nウェイセットアソシアティブキャッシュ (TC) に前記インデックスに対応する非活性なキャッシュライ ンが存在せず前記FSA方式キャッシュ(TA)が活性 なキャッシュラインで一杯な時に前記FSA方式キャッ シュ(TA)と前記Nウェイセットアソシアティブキャ ッシュ (TC) の両方がミスヒットした前記場合には、 前記Nウェイセットアソシアティブキャッシュ (TC) のN本のミスヒットしたキャッシュラインの中から前記 LRU値により指定されたキャッシュラインが選択さ れ、その選択されたキャッシュラインに格納されていた データが前記FSA方式キャッシュ(TA)の前記最小 のキャッシュヒットカウント値を持つ前記キャッシュラ インのうちの一つに転送され、前記両方のキャッシュの ミスヒットにより前記外部メモリ (20, 21) からフ ェッチされたデータは前記FSA方式キャッシュ(T A) へのデータ転送元となった前記Nウェイセットアソ シアティブキャッシュ(TC)の前記選択されたキャッ

前記Nウェイセットアソシアティブキャッシュ(TC) に前記インデックスに対応する非活性なキャッシュライ ンが1以上存在する時に前記FSA方式キャッシュ(T A) と前記Nウェイセットアソシアティブキャッシュ (TC) の両方がミスヒットした前記場合には、前記両 方のキャッシュのミスヒットにより前記外部メモリ(2 0, 21) からフェッチされたデータは前記Nウェイセ ットアソシアティブキャッシュ(TC)の前記インデッ クスに対応する前記非活性なキャッシュラインのうちの 一つのキャッシュラインに書き込まれることを特徴とす る請求項6記載のキャッシュシステム。

シュラインに書き込まれ、

【請求項9】 前記FSA方式キャッシュ(TA)と前 記FSA方式以外のキャッシュ (TB, TC) からなる 一次キャッシュ (15) に付加して設けられた二次キャ ッシュ(20)をさらに備えることを特徴とする請求項 1から8のうちのいずれか1項に記載のキャッシュシス テム。

【請求項10】 キャッシュヒット率の高いキャッシュ ラインの保持が可能なFSA(フルセットアソシアティ コ(TA)と同時にキャッシュヒット判定のためのタグ 比較を行うFSA方式以外のキャッシュ(TB, TC) との組み合わせを用い、CPU(Central Pr ocessing Unit)(50)、MPU(Mi croProcessor Unit)等のデータ処理 ユニット(50)の、メインメモリ(21)等の外部メ モリ(20, 21)へのアクセス回数を削減するための キャッシュ処理方法において、

入力アドレスデータから抽出された第1のタグ (#1) が前記FSA方式キャッシュ (TA) の活性なキャッシ 10 ュラインに格納されていた複数の第1のタグ (#1) と比較され、前記第1のタグ (#1) の一致が有った場合に前記FSA方式キャッシュ (TA) がキャッシュヒットしたと判定される第1のタグ比較工程と、

前記第1のタグ比較工程と同時に行われ、前記入力アドレスデータから抽出された第2のタグ (#2)が前記FSA方式以外のキャッシュ (TB, TC)の前記入力アドレスデータから抽出されたインデックスに対応する1以上の活性なキャッシュラインに格納されていた第2のタグ (#2) と比較され、前記第2のタグ (#2) の一 20致が有った場合に前記FSA方式以外のキャッシュ (TB, TC) がキャッシュヒットしたと判定される第2のタグ比較工程と、

前記FSA方式キャッシュ(TA)の各キャッシュラインに起きたキャッシュヒットがカウントされ、前記FSA方式キャッシュ(TA)の各キャッシュラインに対応して設けられたキャッシュヒットカウント格納手段(AC)に格納された各キャッシュライン毎のキャッシュヒットカウント値が管理し更新されるキャッシュヒットカウント管理工程と、

前記第1のタグ比較工程において前記FSA方式キャッシュ(TA)がキャッシュヒットした場合に、前記FSA方式キャッシュ(TA)の前記一致した第1のタグ(#1)に対応するキャッシュラインに格納されていたデータが、前記データ処理ユニット(50)によりキャッシュデータとして読み込まれる第1のキャッシュデータ読み込み工程と、

前記第2のタグ比較工程において前記FSA方式以外のキャッシュ(TB, TC)がキャッシュヒットした場合に、前記FSA方式以外のキャッシュ(TB, TC)の 40前記インデックスと前記一致した第2のタグ(#2)に対応するキャッシュラインに格納されていたデータが、前記データ処理ユニット(50)によりキャッシュデータとして読み込まれる第2のキャッシュデータ読み込みT程と

前記FSA方式以外のキャッシュ(TB, TC)に前記 インデックスに対応する非活性なキャッシュラインが存 在せず前記FSA方式キャッシュ(TA)に1以上の非 活性なキャッシュラインが存在する時に前記FSA方式 キャッシュ(TA)と前記FSA方式以外のキャッシュ 50 (TB, TC)の両方がミスヒットした場合に、前記FSA方式以外のキャッシュ(TB, TC)のミスヒットした前記インデックスに対応するあるキャッシュラインに格納されていたデータが前記FSA方式キャッシュ

6

(TA)の前記非活性なキャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェッチされたデータが前記FSA方式キャッシュ(TA)へのデータ転送元となった前記FSA方式以外のキャッシュ(TB,TC)の前記キャッシュラインに書き込まれる第1のデータ転送工程と、

前記FSA方式以外のキャッシュ (TB, TC) に前記 インデックスに対応する非活性なキャッシュラインが存 在せず前記FSA方式キャッシュ(TA)が活性なキャ ッシュラインで一杯な時に前記FSA方式キャッシュ (TA) と前記FSA方式以外のキャッシュ (TB, T C) の両方がミスヒットした場合に、前記FSA方式以 外のキャッシュ (TB, TC) のミスヒットした前記イ ンデックスに対応するあるキャッシュラインに格納され ていたデータが前記FSA方式キャッシュ(TA)の最 小のキャッシュヒットカウント値を持つキャッシュライ ンのうちの一つに転送され、前記両方のキャッシュのミ スヒットにより前記外部メモリ(20、21)からフェ ッチされたデータが前記FSA方式キャッシュ(TA) へのデータ転送元となった前記FSA方式以外のキャッ シュ (TB, TC) の前記キャッシュラインに書き込ま れる第2のデータ転送工程と、

前記FSA方式以外のキャッシュ(TB, TC)に前記インデックスに対応する非活性なキャッシュラインが存 在する時に前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合に、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェッチされたデータが前記FSA方式以外のキャッシュ(TB, TC)の前記インデックスに対応する非活性なキャッシュラインに書き込まれる第3のデータ転送工程とを備えることを特徴とするキャッシュ処理方法。

【請求項11】 前記キャッシュヒットカウント管理工程において、

前記FSA方式キャッシュ (TA) のあるキャッシュラインがキャッシュヒットした場合には、そのキャッシュラインの前記キャッシュヒットカウント値が1つインクリメントされ、

前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合には、前記FSA方式キャッシュ(TA)の全キャッシュラインの前記キャッシュヒットカウント値が一斉に1つデクリメントされることを特徴とする請求項10記載のキャッシュ処理方法。

【請求項12】 前記キャッシュヒットカウント管理工

程において、

前記FSA方式キャッシュ (TA) のあるキャッシュラ インがキャッシュヒットした場合には、そのキャッシュ ラインの前記キャッシュヒットカウント値が1つインク リメントされ、

前記FSA方式キャッシュ (TA) がミスヒットした場 合には、前記FSA方式キャッシュ(TA)の全キャッ シュラインの前記キャッシュヒットカウント値が一斉に 1つデクリメントされることを特徴とする請求項10記 載のキャッシュ処理方法。

【請求項13】 前記キャッシュヒットカウント管理工 程において、

前記FSA方式キャッシュ(TA)のあるキャッシュラ インがキャッシュヒットした場合には、そのキャッシュ ラインの前記キャッシュヒットカウント値が1つインク リメントされることを特徴とする請求項10記載のキャ ッシュ処理方法。

【請求項14】 前記FSA方式以外のキャッシュ(T B, TC) として、ダイレクトマッピング方式キャッシ ュ (TB) が用いられることを特徴とする請求項10か 20 ら13のうちのいずれか1項に記載のキャッシュ処理方

【請求項15】 前記FSA方式以外のキャッシュ(T B, TC) として、Nウェイセットアソシアティブキャ ッシュ (TC) (N=2, 4, 8, ···) が用いられ ることを特徴とする請求項10から13のうちのいずれ か1項に記載のキャッシュ処理方法。

【請求項16】 前記FSA方式キャッシュ (TA) の 各キャッシュラインに生じた最新のキャッシュヒットの 日時に関するデータを、前記各キャッシュラインに対応 30 して設けられたキャッシュヒット日時格納手段に格納す るキャッシュヒット日時格納工程をさらに備え、

前記第2のデータ転送工程においては、前記キャッシュ ヒット日時格納手段に格納された前記データに基づいて 前記FSA方式キャッシュ(TA)の前記最小のキャッ シュヒットカウント値を持つ前記キャッシュラインの中 から最近のキャッシュヒットが最も古いキャッシュライ ンが選択され、その選択されたキャッシュラインが前記 FSA方式以外のキャッシュ (TB, TC) から前記F SA方式キャッシュ (TA) への前記データ転送の転送 40 先として指定されることを特徴とする請求項10から1 5のうちのいずれか1項に記載のキャッシュ処理方法。

【請求項17】 各インデックスに対応するN本のキャ ッシュラインの中で最近のキャッシュヒットが最も古い キャッシュラインを示すためのLRU (Least R ecently Used) 値を各インデックスに対応 して設けられたLRU格納手段に格納するLRU格納工 程をさらに備え、

前記第1のデータ転送工程においては、前記Nウェイセ

ットしたキャッシュラインの中から前記LRU値により 指定されたキャッシュラインが選択され、その選択され たキャッシュラインに格納されていたデータが前記FS A方式キャッシュ (TA) の前記非活性なキャッシュラ インのうちの一つに転送され、前記両方のキャッシュの ミスヒットにより前記外部メモリ(20,21)からフ エッチされたデータは前記FSA方式キャッシュ(T A) へのデータ転送元となった前記Nウェイセットアソ

8

シアティブキャッシュ (TC) の前記選択されたキャッ シュラインに書き込まれ、

前記第2のデータ転送工程においては、前記Nウェイセ ットアソシアティブキャッシュ(TC)のN本のミスヒ ットしたキャッシュラインの中から前記LRU値により 指定されたキャッシュラインが選択され、その選択され たキャッシュラインに格納されていたデータが前記FS A方式キャッシュ (TA) の前記最小のキャッシュヒッ トカウント値を持つ前記キャッシュラインのうちの一つ に転送され、前記両方のキャッシュのミスヒットにより 前記外部メモリ (20, 21) からフェッチされたデー タは前記FSA方式キャッシュ(TA)へのデータ転送 元となった前記Nウェイセットアソシアティブキャッシ ュ (TC) の前記選択されたキャッシュラインに書き込

前記第3のデータ転送工程においては、前記両方のキャ ッシュのミスヒットにより前記外部メモリ(20,2 1) からフェッチされたデータは前記Nウェイセットア ソシアティブキャッシュ (TC) の前記インデックスに 対応する前記非活性なキャッシュラインのうちの一つの キャッシュラインに書き込まれることを特徴とする請求 項15記載のキャッシュ処理方法。

【請求項18】 前記FSA方式キャッシュ(TA)と 前記FSA方式以外のキャッシュ (TB, TC) の両方 がミスヒットした場合に、前記FSA方式キャッシュ (TA) と前記FSA方式以外のキャッシュ (TB, T C) からなる一次キャッシュ (15) に付加する形で設 けられた二次キャッシュ(20)へのアクセスが行われ る二次キャッシュアクセス工程をさらに備えることを特 徴とする請求項10から17のうちのいずれか1項に記 載のキャッシュ処理方法。

【請求項19】 キャッシュヒット率の高いキャッシュ ラインの保持が可能なFSA(フルセットアソシアティ ブ) 方式キャッシュ (TA) と前記FSA方式キャッシ ュ (TA) と同時にキャッシュヒット判定のためのタグ 比較を行うFSA方式以外のキャッシュ(TB, TC) との組み合わせを用いてCPU (Central Pr ocessing Unit) (50), MPU (Mi croProcessor Unit) 等のデータ処理 ユニット (50) のメインメモリ (21) 等の外部メモ リ(20,21)へのアクセス回数を削減するためのキ ットアソシアティブキャッシュ(TC)のN本のミスヒ 50 ャッシュ処理をコンピュータに実行させるためのプログ

ラムを格納した機械読み取り可能な記録媒体であり、前 記キャッシュ処理は、

前記FSA方式キャッシュ(TA)の各キャッシュラインに起きたキャッシュヒットがカウントされ、前記FSA方式キャッシュ(TA)の各キャッシュラインに対応して設けられたキャッシュヒットカウント格納手段(AC)に格納された各キャッシュライン毎のキャッシュヒットカウント値が管理し更新されるキャッシュヒットカウント管理工程と、

前記FSA方式キャッシュ(TA)がキャッシュヒットした場合に、前記FSA方式キャッシュ(TA)のそのキャッシュヒットしたキャッシュラインに格納されていたデータが、前記データ処理ユニット(50)によりキャッシュデータとして読み込まれる第1のキャッシュデータ読み込み工程と、

前記FSA方式以外のキャッシュ(TB,TC)がキャ ツシュヒットした場合に、前記FSA方式以外のキャッ シュ (TB, TC) の、入力アドレスデータから抽出さ れたインデックスに対応するそのキャッシュヒットした キャッシュラインに格納されていたデータが、前記デー 20 夕処理ユニット(50)によりキャッシュデータとして 読み込まれる第2のキャッシュデータ読み込み工程と、 前記FSA方式以外のキャッシュ (TB, TC) に前記 インデックスに対応する非活性なキャッシュラインが存 在せず前記FSA方式キャッシュ (TA) に1以上の非 活性なキャッシュラインが存在する時に前記FSA方式 キャッシュ(TA)と前記FSA方式以外のキャッシュ (TB, TC) の両方がミスヒットした場合に、前記F SA方式以外のキャッシュ(TB, TC)のミスヒット した前記インデックスに対応するあるキャッシュライン 30 に格納されていたデータが前記FSA方式キャッシュ

(TA)の前記非活性なキャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェッチされたデータが前記FSA方式キャッシュ(TA)へのデータ転送元となった前記FSA方式以外のキャッシュ(TB,TC)の前記キャッシュラインに書き込まれる第1のデータ転送工程と、

前記FSA方式以外のキャッシュ(TB, TC)に前記インデックスに対応する非活性なキャッシュラインが存 40 在せず前記FSA方式キャッシュ(TA)が活性なキャッシュラインで一杯な時に前記FSA方式キャッシュ(TB, TC)の両方がミスヒットした場合に、前記FSA方式以外のキャッシュ(TB, TC)のミスヒットした前記インデックスに対応するあるキャッシュラインに格納されていたデータが前記FSA方式キャッシュ(TA)の最小のキャッシュヒットカウント値を持つキャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェ 50

ッチされたデータが前記FSA方式キャッシュ(TA) へのデータ転送元となった前記FSA方式以外のキャッシュ(TB, TC)の前記キャッシュラインに書き込まれる第2のデータ転送工程と、

10

前記FSA方式以外のキャッシュ(TB, TC)に前記インデックスに対応する非活性なキャッシュラインが存在する時に前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合に、前記両方のキャッシュのミスヒットにより前記外部メモリ(20, 21)からフェッチされたデータが前記FSA方式以外のキャッシュ(TB, TC)の前記インデックスに対応する非活性なキャッシュラインに書き込まれる第3のデータ転送工程とを備えることを特徴とする機械読み取り可能な記録媒体。

【請求項20】 前記キャッシュヒットカウント管理工程において、

前記FSA方式キャッシュ (TA) のあるキャッシュラインがキャッシュヒットした場合には、そのキャッシュラインの前記キャッシュヒットカウント値が1つインクリメントされ、

前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合には、前記FSA方式キャッシュ(TA)の全キャッシュラインの前記キャッシュヒットカウント値が一斉に1つデクリメントされることを特徴とする請求項19記載の機械読み取り可能な記録媒体。

【請求項21】 前記キャッシュヒットカウント管理工程において、

前記FSA方式キャッシュ (TA) のあるキャッシュラインがキャッシュヒットした場合には、そのキャッシュラインの前記キャッシュヒットカウント値が1つインクリメントされ、

前記FSA方式キャッシュ(TA)がミスヒットした場合には、前記FSA方式キャッシュ(TA)の全キャッシュラインの前記キャッシュヒットカウント値が一斉に1つデクリメントされることを特徴とする請求項19記載の機械読み取り可能な記録媒体。

【請求項22】 前記キャッシュヒットカウント管理工程において、

前記FSA方式キャッシュ(TA)のあるキャッシュラインがキャッシュヒットした場合には、そのキャッシュラインの前記キャッシュヒットカウント値が1つインクリメントされることを特徴とする請求項19記載の機械読み取り可能な記録媒体。

【請求項23】 前記FSA方式以外のキャッシュ(TB, TC)として、ダイレクトマッピング方式キャッシュ(TB) が用いられることを特徴とする請求項19から22のうちのいずれか1項に記載の機械読み取り可能な記録媒体。

【請求項24】 前記FSA方式以外のキャッシュ(T

B, TC) として、Nウェイセットアソシアティブキャッシュ(TC)(N=2, 4, 8, \cdot \cdot \cdot)が用いられることを特徴とする請求項19から22のうちのいずれか1項に記載の機械読み取り可能な記録媒体。

【請求項25】 前記キャッシュ処理は、前記FSA方式キャッシュ (TA) の各キャッシュラインに生じた最新のキャッシュヒットの日時に関するデータを前記各キャッシュラインに対応して設けられたキャッシュヒット日時格納手段に格納するキャッシュヒット日時格納工程をさらに備え、

前記第2のデータ転送工程においては、前記キャッシュヒット日時格納手段に格納された前記データに基づいて前記FSA方式キャッシュ(TA)の前記最小のキャッシュヒットカウント値を持つ前記キャッシュラインの中から最近のキャッシュヒットが最も古いキャッシュラインが選択され、その選択されたキャッシュラインが前記FSA方式以外のキャッシュ(TB, TC)から前記FSA方式キャッシュ(TA)への前記データ転送の転送先として指定されることを特徴とする請求項19から24のうちのいずれか1項に記載の機械読み取り可能な記20録媒体。

【請求項26】 前記キャッシュ処理は、各インデックスに対応するN本のキャッシュラインの中で最近のキャッシュヒットが最も古いキャッシュラインを示すためのLRU(Least Recently Used)値を各インデックスに対応して設けられたLRU格納手段に格納するLRU格納工程をさらに備え、

前記第1のデータ転送工程においては、前記Nウェイセットアソシアティブキャッシュ(TC)のN本のミスヒットしたキャッシュラインの中から前記LRULRU値 30により指定されたキャッシュラインが選択され、その選択されたキャッシュラインに格納されていたデータが前記FSA方式キャッシュ(TA)の前記非活性なキャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェッチされたデータは前記FSA方式キャッシュ(TA)へのデータ転送元となった前記Nウェイセットアソシアティブキャッシュ(TC)の前記選択されたキャッシュラインに書き込まれ、

前記第2のデータ転送工程においては、前記Nウェイセ 40 ットアソシアティブキャッシュ(TC)のN本のミスヒットしたキャッシュラインの中から前記LRU値により指定されたキャッシュラインが選択され、その選択されたキャッシュラインに格納されていたデータが前記FS A方式キャッシュ(TA)の前記最小のキャッシュヒットカウント値を持つ前記キャッシュラインのうちの一つに転送され、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,21)からフェッチされたデータは前記FSA方式キャッシュ(TA)へのデータ転送元となった前記Nウェイセットアソシアティブキャッシ 50

ュ(TC)の前記選択されたキャッシュラインに書き込まれ

12

前記第3のデータ転送工程においては、前記両方のキャッシュのミスヒットにより前記外部メモリ(20,2 1)からフェッチされたデータは前記Nウェイセットアソシアティブキャッシュ(TC)の前記インデックスに対応する前記非活性なキャッシュラインのうちの一つのキャッシュラインに書き込まれることを特徴とする請求項24記載の機械読み取り可能な記録媒体。

【請求項27】 前記キャッシュ処理は、前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合に前記FSA方式キャッシュ(TA)と前記FSA方式以外のキャッシュ(TB, TC)からなる一次キャッシュ(15)に付加する形で設けられた二次キャッシュアクセス工程をさらに備えることを特徴とする請求項19から26のうちのいずれか1項に記載の機械読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MPU(MicroProcessor Unit)、CPU(Central Processing Unit)等のデータ処理ユニットに適用され、メインメモリ等の外部メモリへのアクセス時間を短縮するためのキャッシュシステムおよびキャッシュ処理方法に関するものであり、特に、FSA(フルセットアソシアティブ)方式以外のキャッシュ(ダイレクトマッピング方式キャッシュ、2ウェイアソシアティブ方式キャッシュ、4ウェイアソシアティブ方式キャッシュ、8ウェイアソシアティブ方式キャッシュラインを保持させることが可能なFSA方式キャッシュを付加することによりキャッシュ処理方法に関するものである。

[0002]

【従来の技術】キャッシュ(キャッシュメモリともいう)は、高速でデータ処理を実行するMPU、CPU等がデータ処理速度の低いメインメモリ等の外部メモリヘアクセスする際のアクセス時間を短縮するために広く用いられている。特に、MPU、CPU等を含むシステムのスループットを向上させるために一次キャッシュと二次キャッシュとからなる階層化キャッシュが多用されている。キャッシュメモリは一般に、複数のタグと各々のタグに対応したデータとを保持するキャッシュテーブルを備えており、入力データから分離されたタグがキャッシュテーブルに格納されたタグと比較される。タグが一致した際には、一致したタグに対応したデータがキャッシュテーブルがら選択され、MPU、CPU等に供給される。

このような処理により、データ処理速度の低いメインメ モリ等の外部メモリへのアクセス回数が抑えられ、MP U、CPU等のデータ処理ユニットの高速データ処理が 実現される。

【0003】このようなキャッシュとしては、FSA方 式キャッシュとダイレクトマッピング方式キャッシュが よく知られている。ダイレクトマッピング方式キャッシ ュは、小回路規模で高速アクセスを実現することができ るが、そのキャッシュヒット率が悪化しやすい。一方、 FSA方式キャッシュは消費電力が大きくかつ回路規模 10 が複雑であるものの、ヒット率の高いキャッシュライン を保持することが可能である。なお、ダイレクトマッピ ング方式キャッシュと類似する機能を備えたFSA方式 以外のキャッシュとして、2ウェイアソシアティブ方式 キャッシュ、4ウェイアソシアティブ方式キャッシュ、 8 ウェイアソシアティブ方式キャッシュも周知である。 【0004】図10は、典型的な従来のダイレクトマッ ピング方式キャッシュを示すブロック図である。図10 のダイレクトマッピング方式キャッシュは、複数のタグ とこれらのタグに対応するデータとを格納するキャッシ ュテーブル801と、コンパレータ802と、ANDゲ ート803と、データセレクタ804とを備えている。 キャッシュテーブル801の各キャッシュラインには、 そのキャッシュラインが活性か非活性かを示すための活 性化ビット (valid bit) が設けられている。 活性化ビット「1」はそのキャッシュラインが活性であ ることを示し、活性化ビット「0」はそのキャッシュラ インが非活性であることを示す。図10の上部には、入 カアドレスデータの例として「0000040」(1 6進)が示されている。この人力アドレスデータは、タ グ、インデックス、およびオフセットを含んでおり、例 えば入力アドレスデータ「00000040」の場合に は、タグは「00000」(例えば16進数の入力アド レスデータの最初の5桁)、インデックスは「04」 (例えば16進数の入力アドレスデータの次の2桁)、 オフセットは「0」 (例えば16進数の入力アドレスデ ータの最後の1桁)となる。

【0005】図11はCPUにより実現されるプログラ ムの例を示す模式図である。図11のプログラムは、実 行されるべき複数の命令(1), (2), ・・・を含ん でいる。メインメモリには予め多数の命令がそれぞれ対 応するアドレスに格納されており、図11のプログラム がCPUによって実行される場合には、CPUはまずこ のプログラムの最初の命令(1)に対応する入力アドレ スデータ (プログラムカウンタから与えられる)を参照 する。最初の命令(1)に対応する入力アドレスデータ 「00000040」は、この命令(1)がメインメモ リのアドレス「00000040」に予め格納されてい ることを示す。この最初の命令(1)に対して、図10 のダイレクトマッピング方式キャッシュのコンパレータ 50 トマッピング方式キャッシュの各キャッシュラインのデ

802が、入力アドレスデータ「00000040」か ら抽出されたタグ「00000」が図10のキャッシュ テーブル801のインデックス「04」に対応するキャ ッシュラインに格納されていたタグに一致するかを判定 する。一致した場合には、その一致したタグに対応する データがダイレクトマッピング方式キャッシュのキャッ シュテーブル801から読み出され、CPU(命令デコ ーダ)に送られる。一致しなかった場合は、CPUはメ インメモリにアクセスし、メインメモリのアドレス「0 0000040」からこの命令(1)をフェッチする。 この不一致の場合、インデックス「04」に対応するキ ャッシュラインは書き替えられる。すなわち、インデッ クス「04」に対応するキャッシュラインのデータはメ インメモリからフェッチされたデータに書き替えられ、 そのキャッシュラインのタグは入力アドレスデータ「0 0000040」に対応するタグ「00000」に書き 替えられる。その後、続く命令(2), (3)・・・に 対しても同様の処理が行われる。このようなダイレクト マッピング方式キャッシュの使用により、CPUの長い アクセス時間を要するメインメモリへのアクセスの回数 が減らされ、CPUによる高速プログラム実行(キャッ シュ処理)が実現される。

14

【0006】図12(a)および(b)は、CPUが図 11のプログラムを実行する際の図10のダイレクトマ ッピング方式キャッシュのキャッシュテーブル801の 状態変化の例を示す模式図である。図12(a)は命令 (1) 実行直後の状態を示し、図12(b)は命令

(5) 実行直後の状態を示す。12(a)を参照する と、命令(1)が実行された直後の時点では、キャッシ ュテーブル801のインデックス「04」に対応するキ ャッシュラインには、入力アドレスデータ「00000 040」に対応するタグ「00000」とこのタグ「0 0000」に対応するデータとが格納されている。図1 2 (b) を参照すると、命令 (5) が実行された直後の 時点では、キャッシュテーブル801のインデックス 「04」に対応する同じキャッシュラインには、入力ア ドレスデータ「00001040」に対応するタグ「0 0001」とこのタグ「00001」に対応するデータ とが格納されている。

【0007】図13(a)および(b)は、このダイレ クトマッピング方式キャッシュを使用する CPUが図1 1のプログラムを2回実行する場合のアクセス時間を示 す模式図であり、図13(a)は1回目のプログラム実 行の場合、図13(b)は2回目のプログラム実行の場 合を示している。なお、以下のプログラム実行時間に関 する説明は、ダイレクトマッピング方式キャッシュの各 キャッシュラインのデータ格納領域の長さが4ワード (16バイト)であり図11のプログラムの各命令の長 さが1ワード(4バイト)である(すなわち、ダイレク

ータ格納領域に4個の命令が格納される)という仮定の下に行う。データ(命令)をメインメモリからフェッチするのに必要なアクセス時間は、最初の1ワードに100ns、続く3ワードの各々にそれぞれ30nsと仮定する。従って、4ワード分のデータ(4個の命令)をメインメモリからフェッチしてこれらのデータをダイレクトマッピング方式キャッシュの1つのキャッシュライン格納するために必要なアクセス時間は、100+30+30+30+30=190nsとなる。CPUがキャッシュラインに格納された直後の命令を読み出して実行するのに1010nsかかると仮定すれば、4ワード分のデータ(4個の命令)をメインメモリからフェッチしてこれらのデータをダイレクトマッピング方式キャッシュに格納して格納された最初の命令(1)を実行するのに要するアクセス時間は190+10=200nsとなる。

【0008】初期化において、ダイレクトマッピング方式キャッシュのすべてのキャッシュラインが非活性化される。すなわち、全キャッシュラインの活性化ビットが「0」にリセットされる。この初期化の直後には活性化ビットVがすべて「0」であるため、ダイレクトマッピング方式キャッシュ中には実質的にはデータが存在しないことになる。このためCPUは、必要なデータ(最初のインデックス「04」に対応する命令(1)~

(4))をメインメモリからフェッチし、フェッチした命令 (1) ~ (4) をダイレクトマッピング方式キャッシュのインデックス「04」に対応するキャッシュラインに書き込む。このデータ書き込みにより、このインデックス「04」に対応するキャッシュラインは活性化される。すなわち、このキャッシュラインの活性化ビット Vが「1」にセットされる(図10参照)。その後、C 30 PUはこのキャッシュラインから命令 (1) を読み出して実行する。図13 (a) に示される最初のプログラム実行においては、スタートアップルーチンの後にCPUが最初の命令 (1) を実行するのに100+30+30+30+10=200 n s が必要であり、続く命令

(2), (3), (4)の実行には各々10nsが必要である(230ns)。その後CPUは、アドレス「0001030」から「000103C」に対応する4個の命令を同様に実行する(200+10+10+10=230ns)。

【0009】その後、前述のインデックス「04」に対応する命令(5)をCPUが実行しようとする時、ダイレクトマッピング方式キャッシュのインデックス「04」に対応するキャッシュラインには、既に命令(1)とこの命令(1)に対応するタグ「00000」が格納されているため、このインデックス「04」に対応するキャッシュラインにミスヒット(「00001」≠「00000」が起こる。このため、CPUは命令(5)をメインメモリからフェッチし、この命令(5)と対応するタグ「00001」とをインデックス「04」に対 50

応するキャッシュラインに格納する。このミスヒットにより、命令(5)の実行も100+30+30+30+10=200 n s かかる。続く3個の命令の実行には同様に各々10 n s かかる。従って、1回目のプログラム実行における総プログラム実行時間は230×3=690 n s となる。

16

【0010】図13 (a) の1回目のプログラム実行が 終了した時点で、インデックス「04」に対応するキャッシュラインは、図12 (b) に示すように、命令

(5) に対応するタグ「00001」を格納している。 このため、2回目のプログラム実行において前述のイン デックス「04」に対応する命令(1)をCPUが実行 しようとする時、このインデックス「04」に対応する キャッシュラインに再度ミスヒット(「00000」≠ 「00001」)が起こる。このためCPUはこの命令

(1)を再度メインメモリからフェッチすることとなり、2回目のプログラム実行における命令(1)の実行にまた200nsかかることとなる。続く3個の命令の実行には同様に各々10nsかかる(230ns)。その後CPUは、アドレス「00001030」から「000103C」に対応する4個の命令を、ダイレクトマッピング方式キャッシュのインデックス「03」に対応するキャッシュラインに既に格納されたキャッシュデータを使用して実行する(10+10+10+10=40ns)。その後、2回目のプログラム実行において前述のインデックス「04」に対応する命令(5)をCPUが実行しようとする時、このインデックス「04」に対応するキャッシュラインに再度同様なミスヒット

(「00001」 \neq 「00000」) が起こる(200 n s)。続く3個の命令の実行には同様に各々10 n s かかる(230 n s)。従って、2回目のプログラム実行におけるプログラム実行時間は230+40+230=500 n s となる。よって、図11のプログラムを2回実行するために必要な総プログラム実行時間(アクセス時間)は690+500=1190 n s となる。

【0011】上述のように、ダイレクトマッピング方式キャッシュは小さな回路規模で高速アクセスを実現できる長所を持つ反面、キャッシュミス(ミスヒット)が容易にかつ繰り返し発生してしまう欠点を持つ。ミスヒットによるメインメモリへのアクセスは例えば200nsという長時間を要し、このためにCPUのプログラム実行時間(プログラム実行のためのアクセス時間)が長くなってしまうという課題があった。

【0012】キャッシュヒット率を向上させ、メモリアクセス時間およびプログラム実行時間を低減するため、一次キャッシュと二次キャッシュとからなる階層化キャッシュが広く用いられるようになった。例えば、特開昭61-241853号公報に開示された「キャッシュメモリ制御方式」の従来例では、一次キャッシュがCPUとメインメモリの間に設けられ、二次キャッシュが一次

キャッシュとメインメモリの間に設けられる。一次キャ ッシュがキャッシュヒットした場合、一次キャッシュに 格納されていた必要なデータがキャッシュデータとして CPUに与えられる。一次キャッシュがミスヒットし、 二次キャッシュがキャッシュヒットした場合、二次キャ ッシュに格納されていた必要なデータが一次キャッシュ に転送され、その後CPUに与えられる。この場合、二 次キャッシュから転送された必要なデータを格納できる 非活性な (使用されていない) キャッシュラインが一次 キャッシュになければ、一次キャッシュの1つのキャッ シュラインに格納されていたデータが一次キャッシュか ら削除され、二次キャッシュの1つのキャッシュライン に転送される。この場合、一次キャッシュから削除され たデータを格納できる非活性な(使用されていない)キ ヤッシュラインが二次キャッシュになければ、その一次 キャッシュから削除されたデータを格納できるように、 『次キャッシュの1つのキャッシュラインに格納されて いたデータが二次キャッシュから削除される。一次キャ ッシュと二次キャッシュの両方がミスヒットした場合、 必要なデータはメインメモリからフェッチされ、一次キ 20 ヤッシュに書き込まれる。通常の階層化キャッシュでは フェッチされたデータは一次キャッシュと二次キャッシ ュの両方に書き込まれるが、この従来例では二次キャッ シュには書き込まれず一次キャッシュにのみ書き込まれ る。このような動作により、二次キャッシュのキャッシ ュヒット率の改善が図られている。

【0013】また、特開平5-73415号公報に開示された「階層化キャッシュ方式」の従来例では、CPUが、必要なデータが一次キャッシュか二次キャッシュに存在するか否かを判別する。一次キャッシュがミスヒッ 30トし、二次キャッシュがヒットした場合、二次キャッシュでヒットしたデータは一次キャッシュに転送される。この転送において、一次キャッシュに転送されることとなるデータは二次キャッシュに転送される。

【0014】また、特開平6-012323号公報に開 示された「キャッシュメモリシステム」の従来例では、 ダイレクトマッピング方式キャッシュが一次キャッシュ に、FSA方式キャッシュが二次キャッシュに用いら れ、キャッシュヒットの判定のためのタグ比較が一次キ ャッシュと二次キャッシュとで同時に行われる。メイン 40 メモリからフェッチされたデータは、従来の階層化キャ ッシュの技術と同様にして一次キャッシュと二次キャッ シュとの両方に書き込まれる。この従来例には二次キャ ッシュ (FSA方式キャッシュ) の各キャッシュライン へのアクセス (キャッシュヒット) の回数をカウントす るカウンタが提案されており、1つのキャッシュライン のカウンタのカウント値が所定数を越えた場合には、そ のキャッシュラインが後のアクセスのために一次キャッ シュ(ダイレクトマッピング方式キャッシュ)にロード される。

18

【0015】また、特開平6-250926号公報に開 示された「複数階層のキャッシュメモリを備えたデータ 処理システム」の従来例では、一次キャッシュがミスヒ ットした場合には二次キャッシュへのアクセスが行われ る。二次キャッシュがキャッシュヒットした場合、二次 キャッシュに格納されていた必要なデータが一次キャッ シュに転送され(二次キャッシュにおいては非活性化さ れる)、CPUに与えられる。二次キャッシュでもミス ヒットした場合、メインメモリへのアクセスが行われ、 必要なデータがメインメモリからフェッチされる。この 従来例のある実施の形態では、一次キャッシュに十分な メモリ空間がある場合にはメインメモリからフェッチさ れたデータは一次キャッシュにのみ登録され(二次キャ ッシュには登録されない)、一次キャッシュに十分なメ モリ空間がない場合にはメインメモリからフェッチされ たデータは二次キャッシュにのみ登録される(一次キャ ッシュには登録されない)。他の実施の形態では、メイ ンメモリからフェッチされたデータは一次キャッシュの みに直接登録される(二次キャッシュには登録されな い)。このメインメモリから一次キャッシュへの直接デ ータ登録において一次キャッシュに登録できないデータ が生じた場合、そのデータは一次キャッシュから転送さ れて二次キャッシュに登録される。

[0016]

【発明が解決しようとする課題】前述のように、従来のダイレクトマッピング方式キャッシュにおいては、キャッシュヒット率の高いキャッシュラインの保持を行うことは不可能である。ダイレクトマッピング方式キャッシュメモリは1つのインデックスに対して1つのキャッシュラインしか持てないためミスヒットが頻繁にかつ反復的に発生し、そのためメインメモリへのアクセス回数が多くなってしまうという課題があった。

【0017】また、一次キャッシュと二次キャッシュを 有した階層化キャッシュを用いることによりキャッシュ ヒット率を改善することが可能となったが、二次キャッ シュへのアクセスは一般に余分なアクセス時間を必要と し、CPU等のデータ処理ユニットのプログラム実行時 間が長くなってしまうという課題があった。タグ比較を ダイレクトマッピング方式キャッシュによりなる一次キ ヤッシュとFSA方式キャッシュによりなる二次キャッ シュとの両方で同時に行う階層化キャッシュの従来例も 存在したが、FSA方式キャッシュにおけるヒット率の 高いキャッシュラインの保持に関して改善の余地がまだ 多く残るものであった。また、同一のデータが一次キャ ッシュ(ダイレクトマッピング方式キャッシュ)と二次 キャッシュ(FSA方式キャッシュ)との両方に格納さ れる場合が存在し、そのためにキャッシュメモリのメモ リ空間の使用効率が低下し、キャッシュメモリに格納可 能なキャッシュデータの量が減少してしまい、キャッシ ュヒット率を最大まで向上させることができないという

る。

課題があった。

【0018】本発明は、このような従来の技術における 課題を解決するものであり、FSA方式キャッシュとダ イレクトマッピング方式キャッシュ等のFSA方式以外 のキャッシュとを組み合わせ、ヒット率の高いキャッシ ュラインの保持性能とキャッシュメモリ空間の使用効率 を向上することにより、高速データアクセスと高キャッ シュヒット率の両方を高レベルで実現し、これによりC PU、MPU等のデータ処理ユニットの、メインメモリ 等の外部メモリへのアクセス回数とデータアクセス時間 とを最小化することが可能なキャッシュシステムおよび キャッシュ処理方法を提供することを目的とする。

[0019]

【課題を解決するための手段】請求項1記載のキャッシ ュシステムは、CPU (Central Proces sing Unit), MPU (MicroProce ssor Unit) 等のデータ処理ユニットの、メイ ンメモリ等の外部メモリへのアクセス回数を削減するた めのキャッシュシステムにおいて、キャッシュヒット率 の高いキャッシュラインの保持が可能なFSA(フルセ ットアソシアティブ) 方式キャッシュであり入力アドレ スデータから抽出された第1のタグが前記FSA方式キ ャッシュの活性なキャッシュラインに格納されていた第 1のタグの一つと一致した場合にその一致した第1のタ グに対応する活性なキャッシュラインに格納されていた データが前記データ処理ユニットによりキャッシュデー タとして読み込まれるFSA方式キャッシュと、前記キ ャッシュシステムにおいて前記FSA方式キャッシュと 組み合わせられる形で設けられキャッシュヒット判定の ためのタグ比較を前記FSA方式キャッシュと同時に行 うFSA方式以外のキャッシュであり前記入力アドレス データから抽出された第2のタグが前記FSA方式以外 のキャッシュの前記入力アドレスデータから抽出された インデックスに対応する活性なキャッシュラインに格納 されていた第2のタグに一致した場合にその一致した第 2のタグに対応する活性なキャッシュラインに格納され ていたデータが前記データ処理ユニットによりキャッシ ュデータとして読み込まれるFSA方式以外のキャッシ ュと、前記FSA方式キャッシュの各キャッシュライン に対応して設けられ前記キャッシュラインに生じたキャ 40 ッシュヒットの回数に関するキャッシュヒットカウント 値を格納するキャッシュヒットカウント格納手段と、前 記FSA方式キャッシュの各キャッシュラインのキャッ シュヒットをカウントし前記キャッシュヒットカウント 格納手段に格納される前記キャッシュヒットカウント値 を管理し更新するキャッシュヒットカウント管理手段と を備えるようにし、前記FSA方式以外のキャッシュに 前記インデックスに対応する非活性なキャッシュライン が存在せず前記FSA方式キャッシュに1以上の非活性 なキャッシュラインが存在する時に前記FSA方式キャ 50

ッシュと前記FSA方式以外のキャッシュの両方がミス ヒットした場合は、前記FSA方式以外のキャッシュの ミスヒットした前記インデックスに対応するあるキャッ シュラインに格納されていたデータが前記FSA方式キ ャッシュの前記非活性なキャッシュラインのうちの一つ に転送され、前記両方のキャッシュのミスヒットにより 前記外部メモリからフェッチされたデータは前記FSA 方式キャッシュへのデータ転送元となった前記FSA方 式以外のキャッシュの前記キャッシュラインに書き込ま れるようにし、前記FSA方式以外のキャッシュに前記 インデックスに対応する非活性なキャッシュラインが存 在せず前記FSA方式キャッシュが活性なキャッシュラ インで一杯な時に前記FSA方式キャッシュと前記FS A方式以外のキャッシュの両方がミスヒットした場合 は、前記FSA方式以外のキャッシュのミスヒットした 前記インデックスに対応するあるキャッシュラインに格 納されていたデータが前記FSA方式キャッシュの最小 のキャッシュヒットカウント値を持つキャッシュライン のうちの一つに転送され、前記両方のキャッシュのミス ヒットにより前記外部メモリからフェッチされたデータ は前記FSA方式キャッシュへのデータ転送元となった 前記FSA方式以外のキャッシュの前記キャッシュライ ンに書き込まれるようにし、前記FSA方式以外のキャ ッシュに前記インデックスに対応する非活性なキャッシ ュラインが存在する時に前記FSA方式キャッシュと前 記FSA方式以外のキャッシュの両方がミスヒットした 場合は、前記両方のキャッシュのミスヒットにより前記 外部メモリからフェッチされたデータは前記FSA方式 以外のキャッシュの前記インデックスに対応する非活性 なキャッシュラインに書き込まれるようにしたものであ

【0020】請求項2記載のキャッシュシステムは、請 求項1記載のキャッシュシステムにおいて、前記FSA 方式キャッシュのあるキャッシュラインがキャッシュヒ ットした場合には、前記キャッシュヒットカウント管理 手段はそのキャッシュラインの前記キャッシュヒットカ ウント値を1つインクリメントし、前記FSA方式キャ ッシュと前記FSA方式以外のキャッシュの両方がミス ヒットした場合には、前記キャッシュヒットカウント管 理手段は前記FSA方式キャッシュの全キャッシュライ ンの前記キャッシュヒットカウント値を一斉に1つデク リメントするようにしたものである。

【0021】請求項3記載のキャッシュシステムは、請 求項1記載のキャッシュシステムにおいて、前記FSA 方式キャッシュのあるキャッシュラインがキャッシュヒ ットした場合には、前記キャッシュヒットカウント管理 手段はそのキャッシュラインの前記キャッシュヒットカ ウント値を1つインクリメントし、前記FSA方式キャ ッシュがミスヒットした場合には、前記キャッシュヒッ トカウント管理手段は前記FSA方式キャッシュの全キ ャッシュラインの前記キャッシュヒットカウント値を一 斉に1つデクリメントするようにしたものである。

【0022】請求項4記載のキャッシュシステムは、請求項1記載のキャッシュシステムにおいて、前記FSA方式キャッシュのあるキャッシュラインがキャッシュヒットした場合には、前記キャッシュヒットカウント管理手段はそのキャッシュラインの前記キャッシュヒットカウント値を1つインクリメントするようにしたものである。

【0023】請求項5記載のキャッシュシステムは、請 10 求項1から4のうちのいずれか1項に記載のキャッシュシステムにおいて、前記FSA方式以外のキャッシュとして、ダイレクトマッピング方式キャッシュを用いるものである。

【0024】請求項6記載のキャッシュシステムは、請求項1から4のうちのいずれか1項に記載のキャッシュシステムにおいて、前記FSA方式以外のキャッシュとして、Nウェイセットアソシアティブキャッシュ(N=2,4,8,・・・)が用いるものである。

【0025】請求項7記載のキャッシュシステムは、請 20 求項1から6のうちのいずれか1項に記載のキャッシュ システムにおいて、前記FSA方式キャッシュの各キャ ッシュラインに対応して設けられ、前記キャッシュライ ンに生じた最新のキャッシュヒットの日時に関するデー タを格納するキャッシュヒット日時格納手段をさらに備 えるようにし、前記FSA方式以外のキャッシュに前記 インデックスに対応する非活性なキャッシュラインが存 在せず前記FSA方式キャッシュが活性なキャッシュラ インで一杯な時に前記FSA方式キャッシュと前記FS A方式以外のキャッシュの両方がミスヒットした前記場 合には、前記キャッシュヒット日時格納手段に格納され た前記データに基づいて前記FSA方式キャッシュの前 記最小のキャッシュヒットカウント値を持つ前記キャッ シュラインの中から最近のキャッシュヒットが最も古い キャッシュラインが選択され、その選択されたキャッシ ュラインが前記FSA方式以外のキャッシュから前記F SA方式キャッシュへの前記データ転送の転送先として 指定されるようにしたものである。

【0026】請求項8記載のキャッシュシステムは、請求項6記載のキャッシュシステムにおいて、各インデッ 40 クスに対応して設けられ、そのインデックスに対応する N本のキャッシュラインの中で最近のキャッシュヒットが最も古いキャッシュラインを示すためのLRU(Least Recently Used)値を格納するLRU格納手段をさらに備えるようにし、前記Nウェイセットアソシアティブキャッシュに前記インデックスに対応する非活性なキャッシュラインが存在せず前記FSA方式キャッシュに1以上の非活性なキャッシュラインが存在する時に前記FSA方式キャッシュに1以上の非活性なキャッシュと前記Nウェイセットアソシアティブキャッシュの両方がミスヒットし 50

22 た前記場合には、前記Nウェイセットアソシアティブキ ャッシュのN本のミスヒットしたキャッシュラインの中 から前記LRU値により指定されたキャッシュラインが 選択され、その選択されたキャッシュラインに格納され ていたデータが前記FSA方式キャッシュの前記非活性 なキャッシュラインのうちの一つに転送され、前記両方 のキャッシュのミスヒットにより前記外部メモリからフ ェッチされたデータは前記FSA方式キャッシュへのデ ータ転送元となった前記Nウェイセットアソシアティブ キャッシュの前記選択されたキャッシュラインに書き込 まれるようにし、前記Nウェイセットアソシアティブキ ャッシュに前記インデックスに対応する非活性なキャッ シュラインが存在せず前記FSA方式キャッシュが活性 なキャッシュラインで一杯な時に前記FSA方式キャッ シュと前記Nウェイセットアソシアティブキャッシュの 両方がミスヒットした前記場合には、前記Nウェイセッ トアソシアティブキャッシュのN本のミスヒットしたキ ャッシュラインの中から前記LRU値により指定された キャッシュラインが選択され、その選択されたキャッシ ュラインに格納されていたデータが前記FSA方式キャ ッシュの前記最小のキャッシュヒットカウント値を持つ 前記キャッシュラインのうちの一つに転送され、前記両 方のキャッシュのミスヒットにより前記外部メモリから フェッチされたデータは前記FSA方式キャッシュへの データ転送元転送元となった前記Nウェイセットアソシ アティブキャッシュの前記選択されたキャッシュライン に書き込まれるようにし、前記Nウェイセットアソシア ティブキャッシュに前記インデックスに対応する非活性 なキャッシュラインが1以上存在する時に前記FSA方 式キャッシュと前記Nウェイセットアソシアティブキャ ッシュの両方がミスヒットした前記場合には、前記両方 のキャッシュのミスヒットにより前記外部メモリからフ ェッチされたデータは前記Nウェイセットアソシアティ ブキャッシュの前記インデックスに対応する前記非活性 なキャッシュラインのうちの一つのキャッシュラインに

【0027】請求項9記載のキャッシュシステムは、請求項1から8のうちのいずれか1項に記載のキャッシュシステムにおいて、前記FSA方式キャッシュと前記FSA方式以外のキャッシュからなる一次キャッシュに付加して設けられた二次キャッシュをさらに備えるようにしたものである。

書き込まれるようにしたものである。

【0028】請求項10記載のキャッシュ処理方法は、キャッシュヒット率の高いキャッシュラインの保持が可能なFSA(フルセットアソシアティブ)方式キャッシュと前記FSA方式キャッシュと同時にキャッシュヒット判定のためのタグ比較を行うFSA方式以外のキャッシュとの組み合わせを用い、CPU(Central Processing Unit)、MPU(Micro ProcessorUnit)等のデータ処理ユニット

の、メインメモリ等の外部メモリへのアクセス回数を削 減するためのキャッシュ処理方法において、入力アドレ スデータから抽出された第1のタグが前記FSA方式キ ャッシュの活性なキャッシュラインに格納されていた複 数の第1のタグと比較され、前記第1のタグの一致が有 った場合に前記FSA方式キャッシュがキャッシュヒッ トしたと判定される第1のタグ比較工程と、前記第1の タグ比較工程と同時に行われ、前記入力アドレスデータ から抽出された第2のタグが前記FSA方式以外のキャ ッシュの前記入力アドレスデータから抽出されたインデ 10 ックスに対応する1以上の活性なキャッシュラインに格 納されていた第2のタグと比較され、前記第2のタグの 一致が有った場合に前記FSA方式以外のキャッシュが キャッシュヒットしたと判定される第2のタグ比較工程 と、前記FSA方式キャッシュの各キャッシュラインに 起きたキャッシュヒットがカウントされ、前記FSA方 式キャッシュの各キャッシュラインに対応して設けられ たキャッシュヒットカウント格納手段に格納された各キ ャッシュライン毎のキャッシュヒットカウント値が管理 し更新されるキャッシュヒットカウント管理工程と、前 記第1のタグ比較工程において前記FSA方式キャッシ ュがキャッシュヒットした場合に、前記FSA方式キャ ッシュの前記一致した第1のタグに対応するキャッシュ ラインに格納されていたデータが、前記データ処理ユニ ットによりキャッシュデータとして読み込まれる第1の キャッシュデータ読み込み工程と、前記第2のタグ比較 工程において前記FSA方式以外のキャッシュがキャッ シュヒットした場合に、前記FSA方式以外のキャッシ ュの前記インデックスと前記一致した第2のタグに対応 するキャッシュラインに格納されていたデータが、前記 30 データ処理ユニットによりキャッシュデータとして読み 込まれる第2のキャッシュデータ読み込み工程と、前記 FSA方式以外のキャッシュに前記インデックスに対応 する非活性なキャッシュラインが存在せず前記FSA方 式キャッシュに1以上の非活性なキャッシュラインが存 在する時に前記FSA方式キャッシュと前記FSA方式 以外のキャッシュの両方がミスヒットした場合に、前記 FSA方式以外のキャッシュのミスヒットした前記イン デックスに対応するあるキャッシュラインに格納されて いたデータが前記FSA方式キャッシュの前記非活性な 40 キャッシュラインのうちの一つに転送され、前記両方の キャッシュのミスヒットにより前記外部メモリからフェ ッチされたデータが前記FSA方式キャッシュへのデー タ転送元となった前記FSA方式以外のキャッシュの前 記キャッシュラインに書き込まれる第1のデータ転送工 程と、前記FSA方式以外のキャッシュに前記インデッ クスに対応する非活性なキャッシュラインが存在せず前 記FSA方式キャッシュが活性なキャッシュラインでー 杯な時に前記FSA方式キャッシュと前記FSA方式以 外のキャッシュの両方がミスヒットした場合に、前記下 50 いるようにしたものである。

24 SA方式以外のキャッシュのミスヒットした前記インデ ックスに対応するあるキャッシュラインに格納されてい たデータが前記FSA方式キャッシュの最小のキャッシ

ュヒットカウント値を持つキャッシュラインのうちの一 つに転送され、前記両方のキャッシュのミスヒットによ り前記外部メモリからフェッチされたデータが前記FS A方式キャッシュへのデータ転送元となった前記FSA 方式以外のキャッシュの前記キャッシュラインに書き込 まれる第2のデータ転送工程と、前記FSA方式以外の キャッシュに前記インデックスに対応する非活性なキャ ッシュラインが存在する時に前記FSA方式キャッシュ

と前記FSA方式以外のキャッシュの両方がミスヒット した場合に、前記両方のキャッシュのミスヒットにより 前記外部メモリからフェッチされたデータが前記FSA 方式以外のキャッシュの前記インデックスに対応する非 活性なキャッシュラインに書き込まれる第3のデータ転

送工程とを備えるようにしたものである。

【0029】請求項11記載のキャッシュ処理方法は、 請求項10記載のキャッシュ処理方法の前記キャッシュ ヒットカウント管理工程において、前記FSA方式キャ ッシュのあるキャッシュラインがキャッシュヒットした 場合には、そのキャッシュラインの前記キャッシュヒッ トカウント値が1つインクリメントされ、前記FSA方 式キャッシュと前記FSA方式以外のキャッシュの両方

がミスヒットした場合には、前記FSA方式キャッシュ の全キャッシュラインの前記キャッシュヒットカウント 値が一斉に1つデクリメントされるようにしたものであ る。

【0030】請求項12記載のキャッシュ処理方法は、 請求項10記載のキャッシュ処理方法の前記キャッシュ ヒットカウント管理工程において、前記FSA方式キャ ッシュのあるキャッシュラインがキャッシュヒットした 場合には、そのキャッシュラインの前記キャッシュヒッ トカウント値が1つインクリメントされ、前記FSA方 式キャッシュがミスヒットした場合には、前記FSA方 式キャッシュの全キャッシュラインの前記キャッシュヒ ットカウント値が一斉に1つデクリメントされるように したものである。

【0031】請求項13記載のキャッシュ処理方法は、 請求項10記載のキャッシュ処理方法の前記キャッシュ ヒットカウント管理工程において、前記FSA方式キャ ッシュのあるキャッシュラインがキャッシュヒットした 場合には、そのキャッシュラインの前記キャッシュヒッ トカウント値が1つインクリメントされるようにしたも のである。

【0032】請求項14記載のキャッシュ処理方法は、 請求項10から13のうちのいずれか1項に記載のキャ ッシュ処理方法において、前記FSA方式以外のキャッ シュとして、ダイレクトマッピング方式キャッシュを用

【0033】請求項15記載のキャッシュ処理方法は、請求項10から13のうちのいずれか1項に記載のキャッシュ処理方法において、前記FSA方式以外のキャッシュとして、Nウェイセットアソシアティブキャッシュ(N=2, 4, 8, ・・・)を用いるようにしたものである。

【0034】請求項16記載のキャッシュ処理方法は、 請求項10から15のうちのいずれか1項に記載のキャ ッシュ処理方法において、前記FSA方式キャッシュの 各キャッシュラインに生じた最新のキャッシュヒットの 日時に関するデータを前記各キャッシュラインに対応し て設けられたキャッシュヒット日時格納手段に格納する キャッシュヒット日時格納工程をさらに備えるように し、前記第2のデータ転送工程においては、前記キャッ シュヒット日時格納手段に格納された前記データに基づ いて前記FSA方式キャッシュの前記最小のキャッシュ ヒットカウント値を持つ前記キャッシュラインの中から 最近のキャッシュヒットが最も古いキャッシュラインが 選択され、その選択されたキャッシュラインが前記FS A方式以外のキャッシュから前記FSA方式キャッシュ 20 への前記データ転送の転送先として指定されるようにし たものである。

【0035】請求項17記載のキャッシュ処理方法は、 請求項15記載のキャッシュ処理方法において、各イン デックスに対応するN本のキャッシュラインの中で最近 のキャッシュヒットが最も古いキャッシュラインを示す ためのLRU (LeastRecently Use d) 値を各インデックスに対応して設けられたLRU格 納手段に格納するLRU格納工程をさらに備えるように し、前記第1のデータ転送工程においては、前記Nウェ 30 イセットアソシアティブキャッシュのN本のミスヒット したキャッシュラインの中から前記LRU値により指定 されたキャッシュラインが選択され、その選択されたキ ャッシュラインに格納されていたデータが前記FSA方 式キャッシュの前記非活性なキャッシュラインのうちの 一つに転送され、前記両方のキャッシュのミスヒットに より前記外部メモリからフェッチされたデータは前記F SA方式キャッシュへのデータ転送元となった前記Nウ ェイセットアソシアティブキャッシュの前記選択された キャッシュラインに書き込まれるようにし、前記第2の 40 データ転送工程においては、前記Nウェイセットアソシ アティブキャッシュのN本のミスヒットしたキャッシュ ラインの中から前記LRU値により指定されたキャッシ ュラインが選択され、その選択されたキャッシュライン に格納されていたデータが前記FSA方式キャッシュの 前記最小のキャッシュヒットカウント値を持つ前記キャ ッシュラインのうちの一つに転送され、前記両方のキャ ッシュのミスヒットにより前記外部メモリからフェッチ されたデータは前記FSA方式キャッシュへのデータ転 送元となった前記Nウェイセットアソシアティブキャッ 50

シュの前記選択されたキャッシュラインに書き込まれるようにし、前記第3のデータ転送工程においては、前記両方のキャッシュのミスヒットにより前記外部メモリからフェッチされたデータは前記Nウェイセットアソシアティブキャッシュの前記インデックスに対応する前記非活性なキャッシュラインのうちの一つのキャッシュラインに書き込まれるようにしたものである。

26

【0036】請求項18記載のキャッシュ処理方法は、請求項10から17のうちのいずれか1項に記載のキャッシュ処理方法において、前記FSA方式キャッシュと前記FSA方式以外のキャッシュの両方がミスヒットした場合に前記FSA方式キャッシュと前記FSA方式以外のキャッシュからなる一次キャッシュに付加する形で設けられた二次キャッシュへのアクセスが行われる二次キャッシュアクセス工程をさらに備えるようにしたものである。

【0037】請求項19から27に記載の機械読み取り可能な記録媒体は、請求項10から18に記載のキャッシュ処理方法に従うキャッシュ処理をコンピュータに実行させるためのプログラムを格納した機械読み取り可能な記録媒体である。

[0038]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。

【0039】実施の形態1.図1は本発明の実施の形態1によるキャッシュシステムのキャッシュ部15の構成を示すブロック図であり、図2は本発明の実施の形態1によるキャッシュシステムが適用されたコンピュータシステムの例を示すブロック図である。

【0040】図2のコンピュータシステムは、CPU (Central Processing Unit) 50、二次キャッシュ20、およびメインメモリ21を備えており、二次キャッシュ20はCPU50の外部に設けられている。二次キャッシュ20は、例えば、タグRAMとデータRAMとを備えたシンクロナスSRAMや、ページROMを備えたメモリによって実現されている。二次キャッシュ20の種類(フルセットアソシアティブ方式であるか否か等)は特に限定されない。図2のコンピュータシステムには、CPU50、二次キャッシュ20、メインメモリ21等を接続するアドレスバス1とデータバス2が設けられており、メインメモリ21は、CPU50の外部のアドレスバス1とデータバス2とに、二次キャッシュ20と共に接続されている。

【0041】CPU50は、バスインタフェース(I/F)部3、書込バッファ4、コントロールレジスタ5、MMU (Memory Management Unit) レジスタ6、ALU (arithmetic logic operationunit) 7、GPR (General Purpose Register) レジスタ8、マルチプライヤ9、バレルシフタ10、プロ

グラムカウンタ11、クロックジェネレータ12、キャッシュ部15等を有している。このキャッシュ部15 は、本実施の形態のキャッシュシステムの一次キャッシュとしてCPU50に設けられているもので、このキャッシュ部15もアドレスバス1とデータバス2とに接続されている。

【0042】クロックジェネレータ12は、与えられた マスタクロック信号の周波数を逓倍して本コンピュータ システムのクロック信号を生成し、そのクロック信号を コンビュータシステムの各部品に供給する。書込バッフ 10 ア4は、メインメモリ21や二次キャッシュ20等に書 き込まれるシステムデータを一時的に格納するバッファ であり、バスI/F部3を介してアドレスバス1とデー タバス2とに接続されている。システムデータの書込 は、バスI/F部3に供給される制御データに従って行 われる。コントロールレジスタ5とMMUレジスタ6も 同様にアドレスバス1とデータバス2に接続されてい る。コントロールレジスタ5は、クロックジェネレータ 12の周波数逓倍数などの、CPU50の基本設定に関 するデータを格納し、MMUレジスタ6は仮想アドレス 20 -物理アドレス間のアドレス変換用のデータを格納す る。ALU7、GPRレジスタ8、マルチプライヤ9、 バレルシフタ10およびプログラムカウンタ11を含む 各命令の実行のためのユニットも、アドレスバス1とデ ータバス2に接続されている。なお、この部品7~11 を含むユニットを以降、命令実行ユニットと呼ぶ。

【0043】図1を参照すると、本実施の形態のキャッシュシステムの一次キャッシュとしてのキャッシュ部15は、フルセットアソシアティブ(FSA)方式キャッシュテーブルTA、ダイレクトマッピング(DM)方式30キャッシュテーブルTB、コンパレータ30Aおよび30B、ANDゲート31Aおよび31B、ORゲート32、およびデータセレクタ33を備えている。

【0044】図1に示すように、本実施の形態の一次キャッシュすなわちキャッシュ部15は、フルセットアソシアティブ(FSA)方式キャッシュメモリとダイレクトマッピング(DM)方式キャッシュメモリの組み合わせによって構成される。なお、図1においては1個のコンパレータ30Aと1個のANDゲート31Aのみが示されているが、具体的には、FSA方式キャッシュテー40ブルTAの各キャッシュライン毎にコンパレータ30AとANDゲート31Aが設けられ、全キャッシュラインのANDゲート31Aの出力の論理和(OR)が図示しない1以上のORゲートを用いて取られる。

【0045】図1の上部には、入力アドレスデータの例として「00000040」(16進)が示されている。この入力アドレスデータは、タグ#2、インデックス、およびオフセットを含んでいる。このタグ#2は、DM方式キャッシュテーブルTBに関して使用されるタグであり、FSA方式キャッシュテーブルTAに関して50

使用されるもう一つのタグであるタグ#1が、タグ#2とインデックスとの和として定義される(タグ#1=タグ#2+インデックス)。例えば入力アドレスデータ「0000040」の場合には、タグ#2は「0000」(例えば16進数の入力アドレスデータの最初の5桁)、インデックスは「04」(例えば16進数の入力アドレスデータの次の2桁)、タグ#1は「0000004」(例えば16進数の入力アドレスデータの最初の7桁)、オフセットは「0」(例えば16進数の入力アドレスデータの最初アドレスデータの最後の1桁)となる。

【0046】FSA方式キャッシュテーブルTAの各キ ャッシュラインには、そのキャッシュラインに対して発 生したアクセス(キャッシュヒット)の数を示すための アクセスカウント領域ACが設けられている。後に説明 するような方法によりアクセスカウント領域ACを用い て各キャッシュラインのアクセス頻度を管理することに より、FSA方式キャッシュテーブルTAにおける高ア クセス頻度(高キャッシュヒット率)のキャッシュライ ンの保持が実現される。なお、FSA方式キャッシュテ ーブルTAの全キャッシュラインのアクセスカウント領 域ACを管理するためのアクセスカウンタが、例えば、 前述の部品7~11を有した命令実行ユニットにより実 現される。また、この実施の形態のキャッシュシステム の動作を制御するプログラムが、図示しないROM等の 記録媒体に格納されており、このプログラムに従って後 に詳細に述べるキャッシュシステムの動作が行われる。 【0047】コンパレータ30Aは、入力アドレスデー タから抽出されたタグ#1と、FSA方式キャッシュテ ーブルTAの各キャッシュラインに格納されていたタグ #1とを比較する、タグ#1の一致が有った場合には、 コンパレータ30Aはハイレベル(1)の比較信号をA NDゲート31Aに出力する。ANDゲート31Aに は、その一致したタグ#1に対応するキャッシュライン が活性か非活性かを示す活性化ビットV1 (1/0) が FSA方式キャッシュテーブルTAから入力されてお り、ANDゲート31Aはコンパレータ30Aからの前 記比較信号とFSA方式キャッシュテーブルTAからの 前記活性化ビットV1が共に「1」であればキャッシュ ヒット信号 (ハイレベル (1)) を出力する。なお、前 述のように、図1には1個のコンパレータ30Aと1個

【0048】このようなFSA方式キャッシュにおける タグ比較と並行して、DM方式キャッシュにおけるコン パレータ30Bは、入力アドレスデータから抽出された タグ#2と、入力アドレスデータから抽出されたインデ ックスに対応するDM方式キャッシュテーブルTBのキ

のANDゲート31Aとして示しているが具体的にはF

SA方式キャッシュテーブルTAの各キャッシュライン

毎にコンパレータ30AとANDゲート31Aが設けら

れ、全キャッシュラインのANDゲート31Aの出力の

論理和(OR)が取られる。

ャッシュラインに格納されていたタグ#2とを比較す る。タグ#2が一致した場合には、コンパレータ30B はハイレベル (1) の比較信号をANDゲート31Bに 出力する。ANDゲート31Bには、その一致したタグ # 2に対応するキャッシュラインが活性か非活性かを示 す活性化ビットV2(1/0)がDM方式キャッシュテ ーブルTBから入力されており、ANDゲート31Bは コンパレータ30Bからの前記比較信号とDM方式キャ ッシュテーブルTBからの前記活性化ビットV2が共に 「1」であればキャッシュヒット信号(ハイレベル (1)) を出力する。

【0049】ORゲート32は、ANDゲート31Aま たはANDゲート31Bからハイレベル(1)のキャッ シュヒット信号が入力されている場合に、活性化信号 (ハイレベル(1)) を出力する。 ORゲート32から ハイレベル(1)の活性化信号が入力された場合、デー タセレクタ33は、FSA方式キャッシュテーブルTA またはDM方式キャッシュテーブルTBの前記ヒットし たキャッシュラインに格納されていたデータの一部を入 カアドレスデータのオフセットに基づいて選択し、その 20 選択したデータをCPU50の図示しない命令デコーダ またはGPRレジスタ8に送る。

【0050】なお、この実施の形態においては、キャッ シュヒットが起こる際にはFSA方式キャッシュテーブ ルTAまたはDM方式キャッシュテーブルTBの一方で 起きる。すなわち、FSA方式キャッシュテーブルTA とDM方式キャッシュテーブルTBの両方でキャッシュ ヒットが起きる場合はない。

【0051】図1に示すFSA方式キャッシュテーブル TA(FSA方式キャッシュメモリ)は、DM方式キャ 30 ッシュテーブルTB(DM方式キャッシュメモリ)と比 較して消費電力が大きく、かつ、回路構成が複雑である ものの、ヒット率の高いキャッシュラインを保持させる ことが可能である。一方、DM方式キャッシュテーブル TB(DM方式キャッシュメモリ)は、小さな回路規模 の割に高速アクセスが可能であるが、ヒット率が容易に 悪化してしまう欠点がある。この実施の形態のキャッシ ュシステムの一次キャッシュ (キャッシュ部15) は、 このような特徴を有するFSA方式キャッシュテーブル TAとDM方式キャッシュテーブルTBとを組み合わせ 40 ることにより構成されている。

【0052】以下、この発明の実施の形態1によるキャ ッシュシステムの動作について詳細に説明する。図3 は、本発明の実施の形態1によるキャッシュシステムの 動作を示すフローチャートである。なお、この実施の形 態においては、一次キャッシュとしてのキャッシュ部1 5がミスヒットした場合にメインメモリ21または二次 キャッシュ20からフェッチされたデータは、DM方式 キャッシュテーブルTBに格納、登録され、FSA方式 キャッシュテーブルTAには登録されない。キャッシュ 50 分)と、DM方式キャッシュテーブルTBの前記インデ

部15がミスヒットした場合(すなわち、FSA方式キ ヤッシュテーブルTAと、入力アドレスデータから抽出 されたインデックスに対応するDM方式キャッシュテー ブルTBのキャッシュラインとの両方がミスヒットした 場合)、DM方式キャッシュテーブルTBのそのインデ ックスに対応するキャッシュラインに格納されていたデ ータは、DM方式キャッシュテーブルTBにおいて削除 (または非活性化) され、FSA方式キャッシュテーブ ルTAに転送される。

【0053】CPU50はプログラムカウンタ11から 供給される入力アドレスデータに従って命令フェッチ処 理を開始する (ステップS10)。 FSA方式キャッシ ュメモリにおいて、図1に示すコンパレータ30A(具 体的にはFSA方式キャッシュテーブルTAの各キャッ シュラインに対応して設けられている複数のコンパレー タ30A) が入力アドレスデータから抽出されたタグ# 1 (入力アドレスデータのオフセット以外の部分)と、 FSA方式キャッシュテーブルTAの各キャッシュライ ンに格納されていたタグ#1とを比較する。タグ#1の 一致があった場合は (ステップS11:Yes)、コン パレータ30Aはハイレベル(1)の前記比較信号をA NDゲート31Aに出力する。コンパレータ30Aの出 力と、FSA方式キャッシュテーブルTAのヒットした タグ#1に対応するキャッシュラインの活性化ビットV 1が共に「1」である場合には(ステップS12:Ye s)、図1に示すANDゲート31A(具体的にはFS A方式キャッシュテーブルTAの各キャッシュラインに 対応して設けられている複数のANDゲート31Aとそ の複数のANDゲート31Aの出力の論理和(OR)を 取るための1以上の0尺ゲート)がハイレベル(1)の 前記キャッシュヒット信号をORゲート32に出力す る。このキャッシュヒット信号は、FSA方式キャッシ ュテーブルTAで有効なキャッシュヒットが生じたこと を示す。抽出されたタグ#1がFSA方式キャッシュテ ーブルTAのどのタグ#1とも一致しなかった場合(ス FップS11:No)、またはヒットしたキャッシュラ インの活性化ビットV1が「0」である場合(ステップ S 1 2: No) には、ANDゲート31Aの出力は 「0」となる(ステップS13)。

【0054】同時に、キャッシュヒットの有無の判定の ためのタグ比較がDM方式キャッシュメモリにおいても 行われる。DM方式キャッシュメモリにおいては、イン デックス(16進数の入力アドレスデータの最初の5桁 であるタグ#2に続く2桁)が入力アドレスデータより 抽出され、DM方式キャッシュテーブルTBのそのイン デックスに対応するキャッシュラインが選択、指定され る (ステップS14)。図1に示すコンパレータ30B は、入力アドレスデータから抽出されたタグ#2(入力 アドレスデータのインデックスとオフセット以外の部

ックスに対応する選択されたキャッシュラインに格納されていたタグ#2とを比較する。タグ#2が一致した場合(ステップS15:Yes)、コンパレータ30Bはハイレベル(1)の比較信号をANDゲート31Bに出力する。コンパレータ30Bの出力とヒットしたキャッシュラインの活性化ビットV2が共に「1」である場合には(ステップS16:Yes)、ANDゲート31Bはハイレベル(1)のキャッシュヒット信号をORゲート32に出力する。このキャッシュヒット信号は、DM方式キャッシュテーブルTBで有効なキャッシュヒットが生じたことを示す。タグ#2が一致しなかった場合(ステップS15:No)、またはヒットしたキャッシュラインの活性化ビットV2が「0」である場合(ステップS16:No)には、ANDゲート31Bの出力は「0」となる(ステップS17)。

【0055】図1に示すORゲート32は、ANDゲート31Aからのキャッシュヒット信号またはANDゲート31Bからのキャッシュヒット信号が「1」であれば、ハイレベル(1)の前記活性化信号をデータセレクタ33に出力する。それ以外の場合(両方からのキャッ 20シュヒット信号が共に「0」である場合)は、ORゲート32はローレベル(0)の活性化信号をデータセレクタ33に出力する。なお、前述のように、この実施の形態においては、FSA方式キャッシュテーブルTAとDM方式キャッシュテーブルTBの両方でキャッシュヒットが起きる場合はない。すなわち、ANDゲート31AとANDゲート31Bの両方からのキャッシュヒット信号が「1」である場合はない。

【0056】ORゲート32から出力される活性化信号が「0」である場合(キャッシュ部15がミスヒットし 30たことを示す)(ステップS18:No)、CPU50は二次キャッシュ20を介してメインメモリ21にアクセスし、メインメモリ21から(二次キャッシュ20がミスヒットした場合)または二次キャッシュ20から

(二次キャッシュ20がキャッシュヒットした場合)必 要なデータをフェッチする。この場合、DM方式キャッ シュテーブルTBのミスヒットした前記インデックスに 対応するキャッシュラインに格納されていたデータ(タ グ#2およびデータ)はFSA方式キャッシュテーブル TAに転送され(DM方式キャッシュテーブルTBにお 40 いては削除または非活性化される)、メインメモリ21 または二次キャッシュ20からフェッチされたデータが DM方式キャッシュテーブルTBのそのキャッシュライ ンに格納される(ステップS19)。なお、この際にD M方式キャッシュテーブルTBにインデックスに対応す る非活性な(活性化ビットV2が「0」の) キャッシュ ラインが存在した場合、前記のデータのFSA方式キャ ッシュテーブルTAへの転送は行われず、メインメモリ 21または二次キャッシュ20からフェッチされたデー タはDM方式キャッシュテーブルTBのインデックスに 50

対応する非活性なキャッシュラインに格納される(ステップS19)。その後、CPU50はDM方式キャッシュテーブルTBの前記キャッシュラインから前記データを読み出し、そのデータ(データまたは命令)に関する処理を行う(ステップS21)。

32

【0057】 ORゲート32から出力される活性化信号が「1」である場合(キャッシュ部15がキャッシュヒットしたことを示す)(ステップS18:Yes)、データセレクタ33が、FSA方式キャッシュテーブルTAまたはDM方式キャッシュテーブルTBのヒットしたキャッシュラインに格納されていたデータの一部を入力アドレスデータのオフセットに基づいて選択、抽出し(ステップS20)、CPU50がその選択されたデータ(データまたは命令)に関する処理を行う(ステップS21)。

【0058】以下において、FSA方式キャッシュテーブルTAおよびDM方式キャッシュテーブルTBの動作について詳細に説明する。

【0059】初期化(図20コンピュータシステムがリセットまたは電源ONされた際)において、FSA方式キャッシュテーブルTAとDM方式キャッシュテーブルTBのすべてのキャッシュラインが非活性化される。すなわち、全キャッシュラインの活性化ビットV1, V2が「0」にリセットされる。その後、FSA方式キャッシュテーブルTAまたはDM方式キャッシュテーブルTBのあるキャッシュラインにデータが書き込みまたは転送される毎に、そのキャッシュラインが活性化される、すなわちそのキャッシュラインの活性化ビットV1またはV2が「0」から「1」に書き替えられる。

【0060】キャッシュ部15がミスヒットした場合 (すなわちFSA方式キャッシュテーブルTAと、DM 方式キャッシュテーブルTBのインデックスに対応する キャッシュラインとが共にミスヒットした場合)、DM 方式キャッシュテーブルTBのそのキャッシュラインに 格納されていたデータ(データとタグ#2)が、FSA 方式キャッシュテーブルTAの非活性なキャッシュラインに転送される。この転送により、DM方式キャッシュテーブルTBのそのキャッシュラインは非活性化され

(すなわち、そのキャッシュラインに格納されていたデータが非活性化または実質的に削除され)、FSA方式キャッシュテーブルTAの前記キャッシュラインは活性化される。DM方式キャッシュテーブルTBの非活性化されたキャッシュラインには、メインメモリ21または二次キャッシュ20からフェッチされたデータが書き込まれ、これによりそのキャッシュラインは再度活性化される。なお前述のように、DM方式キャッシュテーブルTAに対応する非活性なキャッシュラインが存在した場合、前記のデータのFSA方式キャッシュテーブルTAへの転送は行われず、メインメモリ21または二次キャッシュ20からフェッチされたデータは

DM方式キャッシュテーブルTBのインデックスに対応 する非活性なキャッシュラインに書き込まれる。

33

【0061】FSA方式キャッシュテーブルTAの活性 状態のキャッシュラインは、各キャッシュラインのアク セスカウント領域ACに格納されるアクセスカウント値 を用いて管理、制御される。なおこの実施の形態におけ るアクセスカウント領域ACのビット数は、例えば2ビ ットに設定される。FSA方式キャッシュテーブルTA のあるキャッシュラインにデータが書き込まれた際に は、そのキャッシュラインのアクセスカウント値が

「O」に、前述の図示しないアクセスカウンタによりリセットされる。この図示しないアクセスカウンタは、キャッシュヒットがFSA方式キャッシュテーブルTAのあるキャッシュラインに生じる毎にそのキャッシュラインのアクセスカウント値を1ずつインクリメントする。キャッシュ部15がミスヒットした場合(すなわちFSA方式キャッシュテーブルTAと、DM方式キャッシュテーブルTBのインデックスに対応するキャッシュラインとが共にミスヒットした場合)、前記アクセスカウンタは、FSA方式キャッシュテーブルTAの全キャッシ*20と、以下のようになる。と、以下のようになる。

*ュラインのアクセスカウント値を一斉に1ずつデクリメントする。この実施の形態におけるこのアクセスカウント値の最小値と最大値は、十進数で0と3となる。すなわち、アクセスカウント値の0未満へのデクリメントおよび4以上へのインクリメントは行われない。

【0062】なお、上記においてはキャッシュ部15がミスヒットした際に前記のアクセスカウント値の一斉のデクリメントが行われるものとしたが、FSA方式キャッシュテーブルTAがミスヒットした際(すなわちFS A方式キャッシュテーブルTAのすべてのキャッシュラインがミスヒットした際)にアクセスカウント値の一斉のデクリメントが行われるものとすることも可能である。この場合、DM方式キャッシュテーブルTBがキャッシュヒットしてFSA方式キャッシュテーブルTAがミスヒットした場合も前記アクセスカウント値の一斉のデクリメントが行われる点が上記とは異なり、このため、アクセスカウント値のデクリメントがより高い確率で行われることとなる。

【0063】このようなアクセスカウント値をまとめると、以下のようになる。

A C	キャッシュラインの実質的アクセス数	(キャッシュヒット数)
0	0回以下	
1	1 🖭	

 1
 1回

 2
 2回

 3
 3回以上

【0064】FSA方式キャッシュテーブルTAに1以上の非活性なキャッシュラインが存在する場合、そのキャッシュラインは前述のように、DM方式キャッシュテーブルTBのミスヒットしたキャッシュラインからFSA方式キャッシュテーブルTAへのデータ転送の際の転30送先とみなされる。従って、(DM方式キャッシュテーブルTBにインデックスに対応する非活性なキャッシュラインが存在せず)FSA方式キャッシュテーブルTAに1以上の非活性なキャッシュラインが存在する時にキャッシュ部15がミスヒットした場合、DM方式キャッシュテーブルTBのミスヒットしたキャッシュラインに格納されていたデータ(データとタグサ2)はFSA方式キャッシュテーブルTAの非活性なキャッシュラインの内の一つに転送される。

【0065】一方、FSA方式キャッシュテーブルTA 40 が活性状態のキャッシュラインで一杯の場合には、FSA方式キャッシュテーブルTAの最小のアクセスカウント値を持つキャッシュライン(1本またはそれ以上)が、DM方式キャッシュテーブルTBのミスヒットしたキャッシュラインからFSA方式キャッシュテーブルTAへのデータの転送の際の転送先とみなされる。従って、(DM方式キャッシュテーブルTBにインデックスに対応する非活性なキャッシュラインが存在せず)FSA方式キャッシュテーブルTAが活性状態のキャッシュラインで一杯の時にキャッシュ部15がミスヒットした50

場合、DM方式キャッシュテーブルTBのミスヒットしたキャッシュラインに格納されていたデータ(データとタグ#2)はFSA方式キャッシュテーブルTAの最小のアクセスカウント値を持つキャッシュラインの一つに転送される。この場合の転送先は、最小カウント値を持つ1本またはそれ以上のキャッシュラインからランダムに選択してもよいが、最近のキャッシュヒットが最も古いキャッシュラインを転送先とみなすことも古いキャッシュラインを転送先とみなすことも古いキャッシュラインを最近のキャッシュヒットが最も古いキャッシュラインの選択は、例えば、アクセス日時を格納するための領域をFSA方式キャッシュテーブルTAの各キャッシュラインに設けることによって実現できる。

【0066】また、DM方式キャッシュテーブルTBにインデックスに対応する非活性なキャッシュラインが存在する状態でキャッシュ部15がミスヒットした場合には、メインメモリ21または二次キャッシュ20からフェッチされたデータは、DM方式キャッシュテーブルTBのそのインデックスに対応する非活性なキャッシュラインに書き込まれる。この場合、前述のDM方式キャッシュテーブルTBからFSA方式キャッシュテーブルTAへのデータ転送は行われない。

【0067】以下において、キャッシュ処理の実行時間に関して説明する。

【0068】図4は、CPU50によって実行されるブ

ログラムの一例を示す模式図である。なお、図4は従来 の技術の説明において参照した図11と同一の図であ る。図4を参照すると、このプログラムは、実行される べき命令(1), (2), ・・・を有している。 CPU 50はまず、プログラムカウンタ11から供給される、 命令(1)に関する入力アドレスデータを参照する。最 初の命令(1)に対応する入力アドレスデータ「000 00040」は、この命令(1)がメインメモリのアド レス「00000040」に予め格納されていることを 示す。前述のようにこの入力アドレスデータ「0000 0040」は、タグ#2(00000)、インデックス (04) およびオフセット(0) (およびタグ#1(0 000004)) を含んでいる。このタグ#1、タグ# 2、インデックスおよびオフセットを含んだ入力アドレ スデータがキャッシュ部15に供給され、キャッシュヒ ット判定のための処理が前述のようにして行われる。C PU50はこのキャッシュヒット判定処理の結果に従 い、必要なデータ(命令(1))をFSA方式キャッシ ュテーブルTA、DM方式キャッシュテーブルTBまた はメインメモリ21 (または二次キャッシュ20) から 入手し、命令(1)を実行する。その後は、同様な処理 が続く命令(2),(3),・・・に対して行われる。 【0069】図5 (a) および (b) は、この実施の形 態のキャッシュシステムを用いるCPU50が図4のプ ログラムを2回行う際のアクセス時間を示す模式図であ り、図5 (a) は1回目のプログラム実行の場合を、図 5 (b) は2回目のプログラム実行の場合を示してい る。図6は、図4のプログラムの命令(5)の実行直後

【0070】なお、以下のプログラム実行時間に関する 説明は、従来技術における説明と同様の仮定の下に行 う。すなわち、FSA方式キャッシュテーブルTAとD M方式キャッシュテーブルTBの各キャッシュラインの データ格納領域の長さは4ワード(16バイト)とし、 図4のプログラムの各命令の長さは1ワード(4バイ ト)とする(すなわち、FSA方式キャッシュテーブル TAとDM方式キャッシュテーブルTBの各キャッシュ ラインのデータ格納領域に4個の命令が格納されるもの とする)。データ(命令)をメインメモリからフェッチ 40 するのに必要なアクセス時間は、最初の1ワードに10 0 n s、続く3ワードの各々にそれぞれ30 n sとす る。従って、4ワード分のデータ(4個の命令)をメイ ンメモリ21からフェッチしてこれらのデータをDM方 式キャッシュテーブルTBの1つのキャッシュライン格 納するために必要なアクセス時間は、100+30+3 $0+30=190 \text{ n s} \geq 220 \text{ s}$ s and $200 \text{ s} \geq 200 \text{ s}$ c PU 5 0 M DM 方式キャッシュテーブルTBのキャッシュラインに格納 された直後の命令を読み出して実行するのに10nsか かるとものとする。また、キャッシュ部15がミスヒッ 50 キャッシュテーブルTBのそのインデックス「04」に

のFSA方式キャッシュテーブルTAとDM方式キャッ

シュテーブルTBの状態を示す模式図である。

トした際にはデータはメインメモリ21からフェッチさ れる(二次キャッシュ20はキャッシュヒットしない) ものとし、二次キャッシュ20のデータ処理時間は0と する。DM方式キャッシュテーブルTBのキャッシュサ イズは例えば4kバイトとする。

36

【0071】初期化において、FSA方式キャッシュテ ーブルTAとDM方式キャッシュテーブルTBのすべて のキャッシュラインが非活性化される。すなわち、全キ ャッシュラインの活性化ビットV1,V2が「0」にリ 10 セットされる。この初期化の直後には活性化ビットV 1, V2がすべて「0」であるため、FSA方式キャッ シュテーブルTAとDM方式キャッシュテーブルTBの 中には実質的にはデータが存在しないことになる。この ためCPU50は、必要なデータ(最初のインデックス に対応する命令(1)~(4))をメインメモリ21か らフェッチし、フェッチした命令(1)~(4)をDM 方式キャッシュテーブルTBのインデックス「O4」に 対応するキャッシュラインに書き込む。このデータ書き 込みにより、DM方式キャッシュテーブルTBのインデ ックス「04」に対応するキャッシュラインは活性化さ れる。すなわち、このキャッシュラインの活性化ビット V2が「1」にセットされる(図1参照)。その後、C PU50はそのキャッシュラインから最初の命令(1) を読み出して実行する。

【0072】図5(a)に示される最初のプログラム実 行においては、コンピュータシステムのスタートアップ ルーチンの後にCPU50が最初の命令(1)を実行す るのに100+30+30+30+10=200nsが 必要であり、続く命令(2), (3), (4)の実行に は各々10nsが必要である(230ns)。その後C PU50は、アドレス「00001030」から「00 00103C」に対応する4個の命令を同様に実行する (2 0 0 + 1 0 + 1 0 + 1 0 = 2 3 0 n s)

【0073】前述のインデックス「04」に対応する命 令(5)をCPU50が実行しようとする時、DM方式 キャッシュテーブルTBのインデックス「04」に対応 するキャッシュラインには、既に命令(1)とこの命令 (1) に対応するタグ「0000」が格納されている ため、このインデックス「04」に対応するキャッシュ ラインにミスヒット(「00001」≠「0000 0」)が起こる。1回目のプログラム実行においてはF SA方式キャッシュテーブルTAもミスヒットする。こ のため、DM方式キャッシュテーブルTBのインデック ス「04」に対応するキャッシュラインに格納されてい たこの命令(1) とタグ#2(00000)がFSA方 式キャッシュテーブルTAの非活性なキャッシュライン に (または最小アクセスカウント値のキャッシュライン に) 転送され、メインメモリ21からフェッチされた命 令 (5) と対応するタグ#2 (00001) がDM方式 対応するキャッシュラインに書き込まれる。このようなミスヒットのため、命令(5)の実行も100+30+30+30+10=200nsかかる。続く3個の命令の実行にも同様に各々10nsかかる(230ns)。従って、1回目のプログラム実行における総プログラム実行時間は230×3=690nsとなる。

【0074】図5 (a) の1回目のプログラム実行が終 了した時点で、図4のプログラムの全ての命令がFSA 方式キャッシュテーブルTAまたはDM方式キャッシュ テーブルTBに格納された状態となっている。例えば、 2回目のプログラム実行において(前述のインデックス 「04」に対応する)命令(1)をCPU50が実行し ようとする時、この命令(1)は図6に示すように既に FSA方式キャッシュテーブルTAの方に格納されてお り、命令(1)の2回目の実行においてミスヒットは発 生しない。このようにして、図5(b)の2回目のプロ グラム実行においては、各命令はその実行に10nsず つしかかからず、2回目のプログラム実行におけるプロ グラム実行時間は10×12=120nsとなる。よっ て、図4(図11)のプログラムを2回実行するために 必要な総プログラム実行時間 (アクセス時間) は690 +120=810nsとなる。

【0075】前述のように、従来のダイレクトマッピング方式キャッシュを用いた場合には2回のプログラム実行に1190nsの総プログラム実行時間が必要であった。従って、本実施の形態のキャッシュシステムの使用により、380nsのプログラム実行時間が削減されたこととなる。

【0076】上記のように、本発明の実施の形態1によるキャッシュシステムにおいては、FSA方式キャッシュテーブルTBを組み合わせたキャッシュ部15が、キャッシュシステムの一次キャッシュとして用いられ、キャッシュヒット判定のためのタグ比較がFSA方式キャッシュテーブルTAとDM方式キャッシュテーブルTBの両方で同時に行われる。このため、一次キャッシュとしてのキャッシュピット率で行われ、CPU50の(二次キャッシュ20または)メインメモリ21へのアクセスの回数とデータアクセス時間が削減され、これによりCPU50の高速なプ40ログラム実行が実現される。

【0077】さらに、本キャッシュシステムにおいては、以下のようにしてデータの管理/転送が行われる。FSA方式キャッシュテーブルTAの各キャッシュラインへのアクセス(キャッシュヒット)の回数(アクセスカウント値)が、各キャッシュラインのアクセスカウント領域ACに格納される。FSA方式キャッシュテーブルTAのあるキャッシュラインにキャッシュヒットが生じた場合、そのキャッシュラインのアクセスカウント値が1だけインクリメントされ、キャッシュ部15がミス50

ヒットした場合(またはFSA方式キャッシュテーブルTAがミスヒットした場合)、FSA方式キャッシュテーブルTAの全キャッシュラインのアクセスカウント値が一斉に1だけデクリメントされる。

38

【0078】DM方式キャッシュテーブルTBにインデックスに対応する非活性なキャッシュラインが存在せず、FSA方式キャッシュテーブルTAに1以上の非活性なキャッシュラインが存在する時に、キャッシュ部15のミスヒットが発生した場合には、DM方式キャッシュテーブルTBのミスヒットしたキャッシュラインに格納されていたデータ(データとタグ#2)はFSA方式キャッシュテーブルTAの非活性なキャッシュラインのうちの一つに転送され、キャッシュ部15のミスヒットによりメインメモリ21(または二次キャッシュラーブルTBのその(FSA方式キャッシュテーブルTAへデータ(データとタグ#2)が転送された)キャッシュラインに書き込まれる。

【0079】DM方式キャッシュテーブルTBにインデ ックスに対応する非活性なキャッシュラインが存在せ ず、FSA方式キャッシュテーブルTAが活性なキャッ シュラインで一杯な時に、キャッシュ部15のミスヒッ トが発生した場合には、DM方式キャッシュテーブルT Bのミスヒットしたキャッシュラインに格納されていた データ (データとタグ#2) はFSA方式キャッシュテ ーブルTAの最小のアクセスカウント値を持つキャッシ ュラインの一つに転送され、キャッシュ部15のミスヒ ットによりメインメモリ21 (または二次キャッシュ2 0) からフェッチされたデータはDM方式キャッシュテ ーブルTBのその(FSA方式キャッシュテーブルTA ヘデータ (データとタグ#2) が転送された) キャッシ ュラインに書き込まれる。好ましくは、FSA方式キャ ッシュテーブルTAの最小のアクセスカウント値を持つ キャッシュラインの中から最新のキャッシュヒットが最 も古いキャッシュラインが選択され、その選択されたキ ャッシュラインがDM方式キャッシュテーブルTBから FSA方式キャッシュテーブルTAへのデータ転送の際 の転送先として指定される。

【0080】DM方式キャッシュテーブルTBにインデックスに対応する非活性なキャッシュラインが存在する時にキャッシュ部15のミスヒットが発生した場合には、キャッシュ部15のミスヒットによりメインメモリ21(または二次キャッシュ20)からフェッチされたデータはDM方式キャッシュテーブルTBのそのインデックスに対応する非活性なキャッシュラインに書き込まれる。

【0081】このようなデータ管理/転送により、FSA方式キャッシュテーブルTAが保持するキャッシュラインの更新が各キャッシュラインのアクセスカウント値(実質的ヒットカウント)を基にして行われる。これに

より、FSA方式キャッシュテーブルTAにおける高ヒ ット率のキャッシュラインの保持性能が高められ、キャ ッシュ部15のキャッシュヒット率が向上する。 さら に、データのFSA方式キャッシュテーブルTAとDM 方式キャッシュテーブルTBにおける重複が完全に防止 される。すなわち、同一のデータがFSA方式キャッシ ュテーブルTAとDM方式キャッシュテーブルTBの両 方に格納される場合がない。従って、FSA方式キャッ シュテーブルTAとDM方式キャッシュテーブルTBの メモリ空間を完全に有効に利用することができ、限られ 10 たデータ格納容量のキャッシュ部15中に格納できるキ ャッシュデータの量を最大にすることができる。これに より、キャッシュ部15のキャッシュヒット率をより有 効に増加させて CPU 50のメインメモリ21 (または 二次キャッシュ20)へのアクセス回数を最小化するこ とができ、CPU50のプログラム実行時間削減を極め て有効に行うことができる。

【0082】なお、実施の形態1のキャッシュシステム は二次キャッシュ20を備えるものとして説明したが、 上記の実施の形態1の各効果は、図7に示す例のように 20 キャッシュシステムに二次キャッシュ20が設けられな い場合にも得られるものである。二次キャッシュ20を 追加することにより、上記のキャッシュシステムの効果 をさらに増大させることができる。

【0083】実施の形態2. 図8は本発明の実施の形態 2によるキャッシュシステムのキャッシュ部15Aの構 成を示すブロック図である。図8に示すキャッシュ部1 5 Aは、実施の形態 2 において、図 2 や図 7 に示したコ ンピュータシステムにおいて図1のキャッシュ部15の 代わりに用いられるものである。図8のキャッシュ部1 5AのFSA方式キャッシュテーブルTAは、図1にお けるより大きなサイズのアクセスカウント領域ACを有 している。具体的には、各キャッシュラインのアクセス カウント領域ACのサイズが例えば16ビットに設定さ れる。この16ビット幅のアクセスカウント領域AC は、例えば実施の形態1の2ビット幅のアクセスカウン ト領域ACが0から3 (十進) までのカウントであった のに比して、0から65535 (十進) までをカウント することができる。

【0084】この実施の形態2においては、前記図示し 40 ないアクセスカウンタはすこし異なる方法でアクセスカ ウント領域ACを管理する。FSA方式キャッシュテー ブルTAのあるキャッシュラインがキャッシュヒットし た場合、この図示しないアクセスカウンタは実施の形態 1と同様にして、このキャッシュラインのアクセスカウ ント値を1だけインクリメントする。しかし、キャッシ コ部15Aのミスヒットが発生しても、FSA方式キャ ッシュテーブルTAの全キャッシュラインのアクセスカ ウント値の一斉デクリメント(-1)は行わない。従っ て実施の形態 2 においては、FSA方式キャッシュテー 50 のデータを格納することができる。従って、4ウェイセ

ブルTAの各キャッシュラインのアクセスカウント領域 ACに格納されるアクセスカウント値はインクリメント されるのみとなる。なお、DM方式キャッシュテーブル TBからFSA方式キャッシュテーブルTAへのデータ 転送は実施の形態1と同様に行われる。

40

【0085】2ビット幅のアクセスカウント領域ACを 用いた実施の形態1では、最小のアクセスカウント値 (例えば0)を持つキャッシュラインが多くなりがちで あるが、この実施の形態2においてはその数を小さくす ることができる。従って、実施の形態2のキャッシュシ ステムによれば、FSA方式キャッシュテーブルTAの 高ヒット率 (高ヒットカウント) キャッシュライン保持 ための工程に、キャッシュラインのヒット数の違いをよ り直接的に取り込むことができる。

【0086】実施の形態3. 図9は本発明の実施の形態 3によるキャッシュシステムのキャッシュ部15Bにお いてFSA (フルセットアソシアティブ) 方式以外のキ ャッシュテーブルとして用いられる4ウェイセットアソ シアティブキャッシュテーブルTCを示す模式図であ る。前記実施の形態1および実施の形態2では、キャッ シュ部 (15, 15A) のFSA方式以外のキャッシュ テーブルとしてDM(ダイレクトマッピング)方式キャ ッシュテーブルTBを用いたが、この実施の形態3のキ ャッシュ部15Bは、FSA方式キャッシュテーブルT Aと組み合わせられるFSA方式以外のキャッシュテー ブルとして、図9に示す4ウェイセットアソシアティブ キャッシュテーブルTCを用いる。

【0087】図9を参照すると、この4ウェイセットア ソシアティブキャッシュテーブルTCは、各インデック ス毎に4本のキャッシュラインを備えている。1つのイ ンデックスに対応する4本のキャッシュラインのそれぞ れは、実施の形態1,2におけるDM方式キャッシュテ ーブルTBの場合と同様に、活性化ビットV2、タグ# 2およびデータを格納するための3つの領域を持つ。4 本のキャッシュラインからなる行の左端には、LRU (least recently used)値を格納 するためのLRU領域が設けられている。このLRU値 は、1つのインデックスに対応する4本のキャッシュラ インの中から、最近のキャッシュヒットが最も古い、つ まり最も昔に使用された(least recentl y used) キャッシュラインを示すために用いられ る。このLRU領域のサイズは、4本のキャッシュライ ンを表すことが可能なように、例えば2ビットに設定さ れる。

【0088】DM方式キャッシュテーブルTBが1つの インデックスに対して(1つのタグ#2に対応する)1 個のデータしか格納できないのと比較して、4ウェイセ ットアソシアティブキャッシュテーブルTCは1つのイ ンデックスに対して(4つのタグ#2に対応する)4個 ットアソシアティブキャッシュテーブルTCのキャッシュヒット率はDM方式キャッシュテーブルTBのキャッシュヒット率より高い。

【0089】以下において、この実施の形態3のキャッ シュシステムのキャッシュ部15BにおけるFSA方式 キャッシュテーブルTAと4ウェイセットアソシアティ ブキャッシュテーブルTCの動作について詳細に説明す る。なお、4ウェイセットアソシアティブキャッシュテ ーブルTCにおけるキャッシュヒット判定のためのタグ 比較は、DM方式キャッシュテーブルTBの場合と同様 10 に入力アドレスデータから抽出されたインデックスとタ グ#2とを用いて行われる。4ウェイセットアソシアテ ィブキャッシュテーブルTC(4ウェイセットアソシア ティブキャッシュメモリ)の場合は、1つの入力アドレ スデータから抽出された1個のインデックスと1個のタ グ#2に関して、4つのタグ比較が同時に行われる。実 施の形態3のキャッシュシステムの以下の記載以外の動 作は実施の形態1のキャッシュシステムの動作とほぼ同 じである。

【0090】初期化(コンピュータシステムがリセット 20 または電源ONされた際)において、FSA方式キャッシュテーブルTAと4ウェイセットアソシアティブキャッシュテーブルTCのすべてのキャッシュラインが非活性化される。すなわち、全キャッシュラインの活性化ビットV1、V2が「0」にリセットされる。その後、FSA方式キャッシュテーブルTAまたは4ウェイセットアソシアティブキャッシュテーブルTCのあるキャッシュラインにデータが書き込みまたは転送される毎に、そのキャッシュラインが活性化される、すなわちそのキャッシュラインの活性化ビットV1またはV2が「0」か 30 S1」に書き替えられる。

【0091】FSA方式キャッシュテーブルTAの各キャッシュラインへのアクセス (キャッシュヒット) の回数 (アクセスカウント値) が、各キャッシュラインのアクセスカウント領域ACに格納される。FSA方式キャッシュテーブルTAのあるキャッシュラインにキャッシュヒットが生じた場合、そのキャッシュラインのアクセスカウント値が1だけインクリメントされ、キャッシュ部15Bがミスヒットした場合(またはFSA方式キャッシュテーブルTAがミスヒットした場合)、FSA方40式キャッシュテーブルTAの全キャッシュラインのアクセスカウント値が一斉に1だけデクリメントされる。

【0092】4ウェイセットアソシアティブキャッシュテーブルTCにインデックスに対応する非活性なキャッシュラインが存在せず、FSA方式キャッシュテーブルTAに1以上の非活性なキャッシュラインが存在する時に、キャッシュ部15Bのミスヒットが発生した場合

(FSA方式キャッシュテーブルTAと、4ウェイセッ ットアソシアティブキトアソシアティブキャッシュテーブルTCのインデック デックスに対応する引 スに対応した4本のキャッシュラインがミスヒットした 50 一つに書き込まれる。

場合)には、4ウェイセットアソシアティブキャッシュテーブルTCの4本のミスヒットしたキャッシュラインの内の1つに格納されていたデータ(データとタグ#2)がFSA方式キャッシュテーブルTAの非活性なキャッシュラインのうちの一つに転送される。この際の4本のミスヒットしたキャッシュラインからの選択は、そのインデックスに対応する行のLRU領域に格納されているLRU値に基づいて行われ、LRU値により指定されたキャッシュテーブルTCからFSA方式キャッシュテーブルTAへのデータ転送の転送元として選択される。キャッシュ部15Bのミスヒットによりメインメモリ21(または二次キャッシュ20)からフェッチされたデー

タは、4ウェイセットアソシアティブキャッシュテーブ

ルTCの(FSA方式キャッシュテーブルTAへデータ

ャッシュラインに書き込まれる。

(データとタグ#2) が転送された) その選択されたキ

42

【0093】4ウェイセットアソシアティブキャッシュテーブルTCにインデックスに対応する非活性なキャッシュラインが存在せず、FSA方式キャッシュテーブルTAが活性なキャッシュラインで一杯の時に、キャッシュ部15Bのミスヒットが発生した場合には、4ウェイセットアソシアティブキャッシュテーブルTCの4本のミスヒットしたキャッシュラインの内の前記LRU値で指定されたキャッシュラインに格納されていたデータ

(データとタグ#2) がFSA方式キャッシュテーブル TAの最小アクセスカウント値を持つキャッシュライン のうちの一つに転送される。この際の転送先は、最小ア クセスカウント値を持つキャッシュラインのうちからラ ンダムに選択することも可能であるが、最近のキャッシ ュヒットが最も古いキャッシュラインをその中から選択 してそのキャッシュラインを転送先とみなすことも可能 である。そのような選択は、例えば、アクセス日時を格 納するための領域をFSA方式キャッシュテーブルTA の各キャッシュラインに設けることにより実現できる。 キャッシュ部15Bのミスヒットによりメインメモリ2 1 (または二次キャッシュ20) からフェッチされたデ ータは、4ウェイセットアソシアティブキャッシュテー ブルTCの(FSA方式キャッシュテーブルTAヘデー タ (データとタグ#2) が転送された) 前記LRU値で 指定されたキャッシュラインに書き込まれる。

【0094】4ウェイセットアソシアティブキャッシュテーブルTCにインデックスに対応する非活性なキャッシュラインが1以上存在する時に、キャッシュ部15Bのミスヒットが発生した場合には、キャッシュ部15Bのミスヒットによりメインメモリ21(または二次キャッシュ20)からフェッチされたデータは、4ウェイセットアソシアティブキャッシュテーブルTCのそのインデックスに対応する非活性なキャッシュラインのうちの一つに書き込まれる。

【0095】上記のように、本発明の実施の形態3によるキャッシュシステムによれば、前記実施の形態1の各効果が得られるほか、4ウェイセットアソシアティブキャッシュテーブルTCの使用によりFSA方式以外のキャッシュテーブルのヒット率をより高めることができ、より高いキャッシュヒット率を持つキャッシュ部15Bを実現することができる。特に、CPU50により枝(branch)の多いプログラムが実行されるような場合に、すなわち、同一のインデックスに対応する多くの命令がCPU50により実行されるような場合に、4ウェイセットアソシアティブキャッシュテーブルTCのキャッシュヒット率向上の効果が顕著に現れる。従って、実施の形態3のキャッシュシステムは、枝を多く有する複雑なプログラムを実行するようなコンピュータシステムに対して特に有効である。

【0096】なお、この実施の形態3においてFSA方式キャッシュと組み合わせられるFSA方式以外のキャッシュとして4ウェイセットアソシアティブキャッシュを用いたが、FSA方式以外のキャッシュとして、2ウェイセットアソシアティブキャッシュ等を用いることももちろん可能である。

【0097】また、実施の形態2で用いたような大きなサイズのアクセスカウント領域ACを実施の形態3のFSA方式キャッシュテーブルTAの各キャッシュラインに設け、図示しないアクセスカウンタに実施の形態2と同様の動作をさせることも可能であり、その場合は実施の形態2と同様の効果を得ることができる。

【0098】なお、実施の形態1および3で、FSA方式キャッシュテーブルTAの各キャッシュラインのアクセスカウント領域ACに格納されるアクセスカウント値の初期値を「0」であると仮定して説明を行ったが、この初期値は「0」と限るものではない。例えば、アクセスカウント値が「0」に集中することを防ぐためにより大きな初期値を持たせることも可能である。このような場合には、アクセスカウント領域ACのサイズ(ビット数)は少し大きめに設定される。

[0099]

【発明の効果】以上のように、本発明のキャッシュシステムおよびキャッシュ処理方法においては、DM方式キ 40 ャッシュ (TB) 等のFSA方式以外のキャッシュ (TB, TC) と、FSA方式キャッシュ (TA) とが組み合わせられ、キャッシュヒット判定のためのタグ比較が両キャッシュで同時に行われる。FSA方式キャッシュ (TA) の各キャッシュラインに生じたキャッシュヒットの数が図示しないアクセスカウンタによりカウントされ、そのキャッシュヒット数に関するアクセスカウント値が各キャッシュラインのアクセスカウント領域ACに格納される。例えば、FSA方式キャッシュ(TA)のあるキャッシュラインがキャッシュヒットした場合にそ 50

のキャッシュラインのアクセスカウント値が1ずつイン クリメントされ、両キャッシュテーブルがミスヒットし た場合にFSA方式キャッシュ (TA) の全キャッシュ ラインのアクセスカウント値が一斉に1ずつデクリメン トされる。

44

【0100】FSA方式キャッシュ(TA)とFSA方式以外のキャッシュ(TB, TC)とを含むキャッシュシステムのキャッシュヒット率を向上させるために、上記アクセスカウント値を用いて各キャッシュのデータの管理/転送が以下のように行われる。

【0101】FSA方式以外のキャッシュ(TB, TC)にインデックスに対応する非活性なキャッシュラインが存在せずFSA方式キャッシュ(TA)に1以上の非活性なキャッシュラインが存在する時にFSA方式キャッシュ(TA)とFSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合は、FSA方式以外のキャッシュ(TB, TC)のミスヒットしたインデックスに対応するあるキャッシュラインに格納されていたデータがFSA方式キャッシュ(TA)の非活性なキャッシュラインのうちの一つに転送され、両方のキャッシュのミスヒットによりCPU等の外部メモリ(20,21)からフェッチされたデータはFSA方式キャッシュ(TA)へのデータ転送元となったFSA方式以外のキャッシュ(TB, TC)の前記キャッシュラインに書き込まれる。

【0102】FSA方式以外のキャッシュ(TB, TC)にインデックスに対応する非活性なキャッシュラインが存在せずFSA方式キャッシュ(TA)が活性なキャッシュラインで一杯な時にFSA方式キャッシュ(TB, TC)の両方がミスヒットした場合は、FSA方式以外のキャッシュ(TB, TC)の表スヒットしたインデックスに対応するあるキャッシュラインに格納されていたデータがFSA方式キャッシュ(TA)の最小のキャッシュヒットカウント値を持つキャッシュラインのうちの一つに転送され、両方のキャッシュのミスヒットによりCPU等の外部メモリ(20, 21)からフェッチされたデータはFSA方式キャッシュ(TA)へのデータ転送元となったFSA方式以外のキャッシュ(TB, TC)の前記キャッシュラインに書き込まれる。

【0103】FSA方式以外のキャッシュ(TB, TC)にインデックスに対応する非活性なキャッシュラインが存在する時にFSA方式キャッシュ(TA)とFSA方式以外のキャッシュ(TB, TC)の両方がミスヒットした場合は、両方のキャッシュのミスヒットによりCPU等の外部メモリ(20, 21)からフェッチされたデータはFSA方式以外のキャッシュ(TB, TC)のインデックスに対応する非活性なキャッシュラインに書き込まれる。

【0104】このようなアクセスカウント値(キャッシ

ュヒットカウント値)を用いたデータの管理/転送によ り、FSA方式キャッシュ (TA) の高キャッシュヒッ ト率のキャッシュラインの保持性能が改善され、キャッ シュヒット率が向上される。また、同一のデータのFS A方式キャッシュ (TA) とFSA方式以外のキャッシ ュ (TB, TC) における重複が完全に防止され、キャ ッシュシステムのメモリ空間の使用効率が最大まで向上 し、キャッシュヒット率の極めて高いレベルへの向上が 可能となる。これにより、キャッシュヒット率とデータ アクセス速度の向上を極めて高いレベルで実現すること 10 ができる。

45

【図面の簡単な説明】

【図1】本発明の実施の形態1によるキャッシュシステ ムのキャッシュ部15の構成を示すブロック図である。

【図2】本発明の実施の形態1によるキャッシュシステ ムが適用されたコンピュータシステムの例を示すブロッ ク図である。

【図3】本発明の実施の形態1によるキャッシュシステ ムの動作を示すフローチャートである。

【図4】図2に示すCPUによって実行されるプログラ 20 ムの一例を示す模式図である。

【図5】本発明の実施の形態1のキャッシュシステムを 用いるCPUが図4のプログラムを2回行う際のアクセ ス時間を示す模式図であり、(a) は1回目のプログラ ム実行の場合を、(b)は2回目のプログラム実行の場 合を示す。

【図6】図4のプログラムの命令(5)の実行直後の、 図1に示すFSA方式キャッシュテーブルTAとDM方 式キャッシュテーブルTBの状態を示す模式図である。

ピュータシステムに適用した場合を示すブロック図であ

【図8】本発明の実施の形態2によるキャッシュシステ ムのキャッシュ部の構成を示すブロック図である。

*【図9】本発明の実施の形態3によるキャッシュシステ ムのキャッシュ部においてフルセットアソシアティブ方 式以外のキャッシュテーブルとして用いられる4ウェイ セットアソシアティブキャッシュテーブルTCを示す模 式図である。

【図10】典型的な従来のダイレクトマッピング方式キ ヤッシュを示すブロック図である。

【図11】CPUにより実現されるプログラムの例を示 す模式図である。

【図12】CPUが図11のプログラムを実行する際の 図10のダイレクトマッピング方式キャッシュのキャッ シュテーブルの状態変化の例を示す模式図であり、

- (a) は命令(1) 実行直後の状態を、(b) は命令
- (5) 実行直後の状態を示す。

【図13】従来のダイレクトマッピング方式キャッシュ を使用するCPUが図11のプログラムを2回実行する 場合のアクセス時間を示す模式図であり、(a)は1回 目のプログラム実行の場合、(b) は2回目のプログラ ム実行の場合を示す。

【符号の説明】

- 15 キャッシュ部 (一次キャッシュ)
- 20 二次キャッシュ(外部メモリ)
- 21 メインメモリ (外部メモリ)
- 50 CPU (データ処理ユニット)

AC アクセスカウント領域 (キャッシュヒットカウン ト格納手段)

TA FSA方式キャッシュテーブル(フルセットアソ シアティブ方式キャッシュ)

TB DM方式キャッシュテーブル(ダイレクトマッピ 【図7】本発明よるキャッシュシステムの他の例をコン 30 ング方式キャッシュ、フルセットアソシアティブ方式以 外のキャッシュ)


> TC 4ウェイセットアソシアティブキャッシュテーブ ル(Nウェイセットアソシアティブキャッシュ、フルセ ットアソシアティブ方式以外のキャッシュ)

> > [図11]

【図4】


 アドレス	命令
 00000040	(1)
00000044	(2)
00000048	(3)
0000004C	(4)
00001030	
00001030	
00001040	(5)
0000104C	

メインルーチン




メインルーチン

[図1]



[図2]




[図9]

4ウェイセットアソシアティブキャッシュテーブルTC


	LRU	V2	97#2	データ	V2	95#2	データ	V2	92#2	データ	V2	9/#2	データ
インデックス00													
インデックス01											L_		
インデックス02		_			_			<u> </u>					
インデックス03		L_,			_			 	 		ļ		
インデックス04	L							▙	1		١		
		ŀ						ı	1 1			1	
•		\vdash									┢		

[図3]



【図5】

(a) 100



主メモリアクセス 200ns=100ns+30ns+30ns+30ns+10ns キャッシュアクセス 10ns


【図6】

FSA方式キャッシュテーブルTA


DM方式キャッシュテーブルTB

V1	タグ# 1	データ	AC		V2	95#2	データ
1	00000041	XXXXXXXXXXXXXXX	0	インデックス00	1	XXXXX	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
				インデックス01	1	XXXXX	XXXXXXXXXXXXXXX
				インデックス02	1	XXXXX	XXXXXXXXXXXXXXXXX
				インデックス03	1	XXXXX	KXXXXXXXXXXXXXXX
				インデックス04	1	00001	XXXXXXXXXXXXXXXX
	i	•					
	_			_	1	XXXXX	XXXXXXXXXXXXXXXX
					1	XXXXX	XXXXXXXXXXXXXXXXX


【図7】



[図8]



【図10】



[図12]

命令(1)実行時の ダイレクトマッピング方式キャッシュ


	>	9 1	データ
インデックス00	1	XXXXX	XXXXXXXXXXXXXXXXX
インデックス01	1	XXXXX	XXXXXXXXXXXXXXXXXXXXX
インデックス02	1	XXXXX	XXXXXXXXXXXXXXXXX
インデックス03	1	XXXX	XXXXXXXXXXXXXXXXX
インデックス04	1	00000	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
	1	XXXXX	XXXXXXXXXXXXXXXXX
	1	ххххх	xxxxxxxxxxxxx

命令(5)実行時の ダイレクトマッピング方式キャッシュ

	1031 130	- フラカムモャッフェ
٧	タグ	<i>รี~9</i>
1	XXXXX	XXXXXXXXXXXXXXXXX
1	XXXXX	XXXXXXXXXXXXXXXXX
1	XXXXX	XXXXXXXXXXXXXXXXXX
1_	XXXXX	XXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX
1	00001	XXXXXXXXXXXXXXXXXXXX
		-
1	xxxxx	XXXXXXXXXXXXXXXXX
1	XXXXX	XXXXXXXXXXXXXXX
		V 9 5 1 xxxxx

【図13】





主メモリアクセス 200ns=100ns+30ns+30ns+30ns+10ns キャッシュアクセス 10ns

				-
		4		
	4			